東北大學(xué)秦皇島分校組成原理課程設(shè)計-全文預(yù)覽
【正文】 后再實驗內(nèi)容二時，之前想到的是用多個芯片設(shè)計內(nèi)存，但后來發(fā)現(xiàn)，地址總線數(shù)為 8條，而存儲容量又得 64k*8bit，最終，在討論中又靈機一動，想到了 DRAM 芯片， 8 個引腳可以擴展成 16 個引腳，因而設(shè)計出一片 DRAM 芯片的存儲器；在實驗內(nèi)容三上，操作過程中，輸出結(jié)果一直不對，后來檢查發(fā)現(xiàn)始終信號設(shè)置出問題了，改過來后，成功了！ 實驗二的設(shè)計經(jīng)歷了幾番波折，但后來經(jīng)過老師的指導(dǎo)，我們有了方向，雖然做出的實體很簡單，但是也付出了很多，各種查閱資料，最終終于實現(xiàn)了！ 六 .心得 體會 說實話，剛一看到實驗內(nèi)容，以及那兩個從未謀面的軟件，還有一門從未聽說過的 VHDL語言，腦袋就成漿糊了，但是，后來看進去后，分布解決整個報告，發(fā)現(xiàn)不是那么困難，指令系統(tǒng) 上課也講過，參考課本，加上上課講的知 識，順利的完成了；接下來的實驗內(nèi)容二，也有課堂講過的， 只是要用到 VHDL 語言，和 xilinx還有 modelsim 兩個軟件，于是展開了對VHDL 語言的學(xué)習(xí)，通過一晚上的學(xué)習(xí)，掌握了語言的基本內(nèi)容，了解了一些新數(shù)據(jù)類型及其表示方式，以及語言的結(jié)構(gòu)組成， 又對一門新語言有所了解，增長了知識，在對 xilinx軟件和 modelsim 軟件的使用上，通過詢問同學(xué)及老師的講解視頻，也順利掌握了完成本次實驗的基本操作步驟，本次實驗，分組進行，在實驗中，我們團結(jié)協(xié)作，互相討論，集思廣益，在幾個有糾紛的問題中都通過討論最終得到了解 決，讓我深深體會了團隊力量的強大，并且增強了團隊精神，為以后工作中的團結(jié)協(xié)作打下了良好的基礎(chǔ) 。 、另外， emen， emrd， emwr 是使能端， emrd 控制讀存儲器， emwr 控制寫存儲器， emen 將程序存儲器 EM 與數(shù)據(jù)總線DBUS 接通，由 emwr 和 emrd 決定試講 DBUS數(shù)據(jù)寫到 EM 中，還是從 EM中讀出數(shù)據(jù)送到 DBUS 1） 、功能仿真 A．主存儲器 EM 從實驗結(jié)果 分析：我們在 00000001 地址寫入 00000101，然后讀出該地址的內(nèi)容。 END IF。 WHEN 10=Q=Q(2 DOWNTO 0)amp。 AND CP39。039。 CR,CP,DSR,DSL:IN STD_LOGIC。 2） .四位 雙向移位寄存器 LIBRARY ieee。)。139。 end process。 and emwr=39。 signal addr1:integer range 0 to 255。數(shù)據(jù)讀出端 cp: in STD_LOGIC)。讀信號 emwr : in STD_LOGIC。 2123: X2~ X0 ： X X X0三位組合來譯碼選擇 將數(shù)據(jù)送到 DBUS上的寄存器。 1 CN： 決定運算器是否帶進位移位， CN=1帶進位， CN=0不帶進位。 1 OUTEN：將數(shù)據(jù)總線 DBUS上數(shù)據(jù)送到輸出端口寄存器 OUT里。 EINT： 中斷返回時清除中斷響應(yīng)和中斷請求標志，便于下次中斷。 EMRD： 程序存儲器 EM讀信號。 東北大學(xué)秦皇島分校 計算機與通信工程學(xué)院 計算機組成原理 課程設(shè)計
公司管理相關(guān)推薦
鄂ICP備17016276號-1