東北大學秦皇島分校組成原理課程設計(文件)
【正文】 T0(000) ADDC A, R? MOV EM, A JMP EM T5(101) T4(100) T7(111) T4(100) T3(011) T6(110) T3(011) T5(101) T4(100) T3(011) PC→MAR (PCOE, MAREN) EM→W (EMEN, EMRD ,WEN) W→IR, PC+1→PC (IREN) 譯碼或測試 R?→MAR (RRD,MAREN) PC→MAR (PCOE,MAREN) PC→MAR (MAREN,PCOE) EM→W (EMRD,EMEN,WEN) W+A→DBUS→A (S2S0,AEN,CN=1,FEN) EM→ DBUS→ MAR ,PC+1→PC (EMRD,MAREN) EM→DBUS→PC (EMWR,EMEN,ELP) A→T (AEN) T→D D→DBUS→EM (EMWR) 三 .系統(tǒng)實現(xiàn) 模型機實現(xiàn) 1） .存儲器設計 VHDL 語言： entity sram is Port ( addr : in STD_LOGIC_VECTOR (7 downto 0)。片選信號 datain : in STD_LOGIC_VECTOR (7 downto 0)。 architecture Behavioral of sram is type memory is array(0 to 255)of std_logic_vector(7 downto 0)。二進制到十進制的轉換 process(emwr,cs,addr1,data1,datain)寫操作 begin if cs=39。 then data1(addr1)=datain。039。 else dataout=(others=39。 end process。 ENTITY YWJCQ4 IS PORT(M:IN STD_LOGIC_VECTOR(1 DOWNTO 0)。 END YWJCQ4。 ELSIF (CP=39。 WHEN 01=Q=DSRamp。 WHEN OTHERS=Q=Q。 END W。 2） RTL 邏輯電路 EM H B. 四位雙向移位寄存器 , 五 .總結 在 設計實驗內(nèi)容一時，開始只設計出 5 個節(jié)拍，可是給出的是 7 個節(jié)拍，所以當時很糾結，到底該怎么辦，后來經(jīng)過一番討論，想到了應該是雙字節(jié)指令，第二個字節(jié)存放地址，所以應該添加一個 PC+1操作；然
公司管理相關推薦
鄂ICP備17016276號-1