【正文】 639。 639。 639。 639。 639。d38 : I2C_BIT = I2C_WDATA[17]。d36 : I2C_BIT = I2C_WDATA[19]。d34 : I2C_BIT = I2C_WDATA[21]。d32 : I2C_BIT = I2C_WDATA[23]。d30 : I2C_BIT = 0。 end 639。 end 639。d25 : I2C_BIT = 0。d23 : I2C_BIT = 0。d21 : I2C_BIT = I2C_WDATA[9]。d19 : I2C_BIT = I2C_WDATA[11]。d17 : I2C_BIT = I2C_WDATA[13]。d15 : I2C_BIT = I2C_WDATA[15]。d13 : ACKR1 = I2C_SDAT。d11 : I2C_BIT = I2C_WDATA[16]。d9 : I2C_BIT = I2C_WDATA[18]。d7 : I2C_BIT = I2C_WDATA[20]。d5 : I2C_BIT = I2C_WDATA[22]。d3 : SCLK = 0。 END = 0。 I2C_BIT = 1。 ACKR3 = 1。 ACKW2 = 1。 end endcase end else begin case(SD_COUNTER) 639。d39 : begin I2C_BIT = 1。 I2C_BIT = 0。 639。 639。 639。 639。 639。 639。 639。 639。 639。 639。 639。 639。 639。 639。 639。 639。 639。 end 639。 ACKW1 = 1。 END = 0。 ACKW3 = 1。d0 : begin SCLK = 1。 END = 0。 ACKW3 = 1。endalways (posedge iCLK or negedge iRST_N) begin if(!iRST_N) begin SCLK = 1。 else if (SD_COUNTER 639。always (posedge iCLK or negedge iRST_N)begin if (!iRST_N) SD_COUNTER = 639。bz。b0 : 139。b1。 SD_COUNTER =51 || SD_COUNTER == 53))) ? I2C_CLK : SCLK。 SD_COUNTER =23 || SD_COUNTER == 25) || (SD_COUNTER = 33 amp。 ((SD_COUNTER = 5 amp。amp。amp。 reg [5:0] SD_COUNTER。嵌入式內(nèi)核Nios II的使用，解決了其他系統(tǒng)實(shí)時(shí)圖像顯示的體積與速度問題，擴(kuò)展了應(yīng)用范圍。（2） 由于嵌入式內(nèi)核時(shí)鐘頻率相對于攝像頭的大量數(shù)據(jù)來說速度還是難以做到攝像頭采集的每副圖像都能完全顯示，所以在設(shè)計(jì)中采用隔場采集處理的方式，這樣避免SDRAM中數(shù)據(jù)過多以至于被填滿的情況，也解決了嵌入式內(nèi)核采集的出現(xiàn)的卡屏的情況。常見的彩色顯示器，一般由 CRT (陰極射線管)構(gòu)成，彩色是由 R、G、B三原色按不同比例組成。Graphics這是因?yàn)檩斎氩蓸觾H在輸入刷新階段進(jìn)行，PLC在一個(gè)工作周期的大部分時(shí)間里實(shí)際上是外設(shè)隔離的。由于每一個(gè)掃描周期只進(jìn)行一次I/O刷新，即每一個(gè)掃描周期PLC只對輸入、輸出狀態(tài)寄存器更新一次，故使系統(tǒng)存在輸入、輸出滯后現(xiàn)象，這在一定程度上降低了系統(tǒng)的響應(yīng)速度。 程序執(zhí)行階段在程序執(zhí)行階段，根據(jù)用戶輸入的控制程序，從第一條開始逐條執(zhí)行，并將相應(yīng)的邏輯運(yùn)算結(jié)果存入對應(yīng)的內(nèi)部輔助寄存器和輸出狀態(tài)寄存器。 PLC的基本工作原理PLC采用的是循環(huán)掃描工作方式?！?按用戶程序存儲(chǔ)器中存放的先后順序逐條讀取指令，進(jìn)行編譯解釋后，按指令規(guī)定的任務(wù)完成各種運(yùn)算和操作。運(yùn)算器也稱為算術(shù)邏輯單元，它的功能就是進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算。 PLC的選型與工作原理當(dāng)某一個(gè)控制任務(wù)決定由PLC來完成后，選擇PLC就成為最重要的事情。可以使用Altera提供的開發(fā)工具SOPC Builder，在FPGA器件上創(chuàng)建軟硬件開發(fā)的基礎(chǔ)平臺(tái)，即用SOPC Builder創(chuàng)建嵌入式內(nèi)核CPU和參數(shù)化的接口總線Avalon。通過SCCB總線控制內(nèi)部寄存器，可以是OV7670輸出整幀、子采樣、取窗口等方式的各種分辨率的圖像數(shù)據(jù)。(3)豐富的硬件乘法器，適應(yīng)圖像處理算法的需要。配置完成后，OV7670將采集到的圖像數(shù)據(jù)輸出格式轉(zhuǎn)換為標(biāo)準(zhǔn)的圖像數(shù)據(jù)及圖像時(shí)鐘送入FPGA進(jìn)行處理，并將處理后的圖像數(shù)據(jù)通過FIFO模塊暫時(shí)存儲(chǔ)在SDRAM中進(jìn)行緩沖，同時(shí)Nios II模塊讀取存放在SDRAM中的圖像數(shù)據(jù)，按照TFT液晶顯示的時(shí)序、數(shù)據(jù)要求將圖像數(shù)據(jù)送到TFT彩色液晶顯示屏上顯示。當(dāng)圖像達(dá)到最佳狀態(tài)時(shí)，系統(tǒng)等待外部命令，如繼續(xù)采集，則同上，如果此時(shí)不再采集而按下退出按鈕，系統(tǒng)則要進(jìn)行退出操作，并提示你是否保存所采集的圖像，完成此次操作。 圖像采集系統(tǒng)的基本功能在進(jìn)行上、下位機(jī)程序編寫之前，首先要做的工作是確定圖像采集系統(tǒng)本身所具備的功能及在進(jìn)行某種操作后所具有的狀態(tài)。 選題研究的方法與主要內(nèi)容 通過查閱資料，學(xué)習(xí)VGA工作原理和控制方法，掌握EDA技術(shù)應(yīng)用基本技巧，運(yùn)用FPGA為設(shè)計(jì)實(shí)現(xiàn)的處理器，完成VHDL對各個(gè)模塊的功能描述，在實(shí)驗(yàn)平臺(tái)上完成整個(gè)系統(tǒng)設(shè)計(jì)實(shí)現(xiàn)。VGA作為一種標(biāo)準(zhǔn)的顯示接口，在視頻和計(jì)算機(jī)領(lǐng)域得到了廣泛的應(yīng)用。之所以有這樣的廣泛應(yīng)用，主要得益于可編程邏輯器件的長足發(fā)展和日益成熟，可編程邏輯器件（Programmable Logic Device, PLD）是一種半定制集成電路，在其內(nèi)部集成了大量的門和觸發(fā)器等基本邏輯單元電路，通過用戶編程來改變PLD內(nèi)部電路的邏輯關(guān)系或連線，從而得到所需要的電路設(shè)計(jì)功能。 3)利用SOPC Builder完成NIOS處理器軟核及其外設(shè)的創(chuàng)建和配置。四川師范大學(xué)成都學(xué)院EDA實(shí)訓(xùn)報(bào)告書 基于FPGA的圖像采集系統(tǒng)設(shè)計(jì)前言 隨著科技社會(huì)的發(fā)展,圖像采集系統(tǒng)在日常生活、工業(yè)生產(chǎn)、國家安全等眾多領(lǐng)域得到廣泛的應(yīng)用,具有廣闊的應(yīng)用前景和研究價(jià)值。 2)針對FPGA進(jìn)行內(nèi)部功能模塊的劃分,使用Verilog HDL硬件描述語言進(jìn)行設(shè)計(jì)。 1課題分析 選題背景（含國內(nèi)外相關(guān)研究綜述及評價(jià)）與意義EDA技術(shù)的發(fā)展和應(yīng)用普及性越來越高，已經(jīng)涉及到現(xiàn)代電子產(chǎn)品設(shè)計(jì)的各個(gè)系統(tǒng)、各個(gè)領(lǐng)域中。因此，自20世紀(jì)70年代問世以后，PLD受到廣大工程師的青睞，被廣泛應(yīng)用于工業(yè)控制、通信設(shè)備、儀器儀表和醫(yī)療電子儀器等眾多領(lǐng)域，為EDA技術(shù)開創(chuàng)了廣闊的發(fā)展空間。本次實(shí)驗(yàn)設(shè)計(jì)主要是基于FPGA芯片為處理器，利用硬件描述語言完成VGA的時(shí)序控制，并利用相應(yīng)的實(shí)驗(yàn)平臺(tái)，進(jìn)行設(shè)計(jì)驗(yàn)證，基本實(shí)現(xiàn)了VGA的彩條信號(hào)和圖像顯示效果，達(dá)到了整個(gè)設(shè)計(jì)目標(biāo)和要求。2 圖像采集系統(tǒng)介紹 圖像采集系統(tǒng)功能分析這部分闡述了圖像采集系統(tǒng)的各種動(dòng)作功能和控制要求，給出了完整的圖像采集系統(tǒng)操作規(guī)程，并介紹了圖像采集運(yùn)行系統(tǒng)中所包括的人工操作步驟。舉一個(gè)簡單的例子來說明：采集一本書的圖像，系統(tǒng)會(huì)根據(jù)書的顏色大小自動(dòng)調(diào)整，使采集的圖像清晰，盡量減小失真。系統(tǒng)中PLL負(fù)責(zé)為Nios II嵌入式內(nèi)核、外部SDRAM和OV7670攝像頭提供時(shí)鐘，系統(tǒng)通電后，F(xiàn)PGA首先從EPCS中讀取配置數(shù)據(jù)，完成自身程序加載，隨后對系統(tǒng)時(shí)鐘分頻為攝像頭提供系統(tǒng)時(shí)鐘，然后通過I2C總線完成對OV7670攝像頭的配置。（2）豐富的內(nèi)嵌存儲(chǔ)器資源，適應(yīng)大量圖像數(shù)據(jù)存取的需要。OV7670攝影頭的VGA圖像最高達(dá)到30幀/秒。 圖像顯示模塊 圖像顯示通過在FPGA中構(gòu)建的Nios II嵌入式內(nèi)核實(shí)現(xiàn)，Nios II系統(tǒng)可以在設(shè)計(jì)階段根據(jù)實(shí)際的需求來增減外設(shè)的數(shù)量和種類。這種設(shè)計(jì)方式，方便了各類系統(tǒng)的調(diào)試。 PLC的硬件結(jié)構(gòu)圖： PLC硬件結(jié)構(gòu)圖 PLC各部分的作用與工作原理 中央處理器 CPU是由控制器和運(yùn)算器組成的?！?采集由現(xiàn)場輸入裝置送來的狀態(tài)或數(shù)據(jù)，并送入PLC的寄存器中。 存儲(chǔ)器PLC的存儲(chǔ)器分為兩大部分：一大部分是系統(tǒng)存儲(chǔ)器，用來存放系統(tǒng)管理程序、監(jiān)控程序及其系統(tǒng)內(nèi)部數(shù)據(jù)；二大部分是用戶存儲(chǔ)器，包括用戶程序存儲(chǔ)區(qū)及工作數(shù)據(jù)存儲(chǔ)區(qū)。完成后關(guān)閉輸入端口，轉(zhuǎn)入程序執(zhí)行階段。掃描周期越長，響應(yīng)速度越慢。這對于一般的開關(guān)量控制系統(tǒng)來說是完全允許的，不但不會(huì)造成不利影響，反而可以增強(qiáng)系統(tǒng)的抗干擾能力。 VGA的概述VGA(Video CRT的工作原理VGA接口技術(shù)應(yīng)用最多的就是CRT顯示器，這種顯示器的信號(hào)接口采用的就是標(biāo)準(zhǔn)的VGA接口。系統(tǒng)總設(shè)計(jì)框圖 Nios II嵌入式內(nèi)核程序設(shè)計(jì)Nios II嵌入式內(nèi)核主要任務(wù)是將采集到的數(shù)據(jù)送入SDRAM暫存，然后再根據(jù)顯示需要將暫存的數(shù)據(jù)讀取出來送到LCD顯示，為了確保顯示圖像與采集圖像的一致，在送LCD顯示數(shù)據(jù)時(shí)要注意以下幾點(diǎn)：（1） 根據(jù)實(shí)際情況去除行、場消隱數(shù)據(jù)，再根據(jù)顯示內(nèi)容的多少對數(shù)據(jù)進(jìn)行裁剪，裁剪到適合LCD顯示的大小，從而避免顯示時(shí)圖像的錯(cuò)位以及亂碼等情況。6 結(jié)束語 采用FPGA設(shè)計(jì)并實(shí)現(xiàn)了一種圖像采集系統(tǒng)，大幅減少了電路板的尺寸，節(jié)約了成本，同時(shí)增加了設(shè)計(jì)的靈活性和系統(tǒng)的可靠性，充分應(yīng)用FPGA快速并行處理數(shù)據(jù)的特性，在產(chǎn)生同步信號(hào)的同時(shí)送出像素?cái)?shù)據(jù)。reg SCLK。 ((SD_COUNTER = 5 amp。 SD_COUNTER =23 || SD_COUNTER == 25) || (SD_COUNTER = 27 amp。amp。amp。amp。b0 : 139。 SD_COUNTER = 51)) ? 139。assign I2C_SDAT = SDO ? I2C_BIT : 139。 assign ACK = WR ? (ACKW1 | ACKW2 | ACKW3) : (ACKR1 | ACKR2 | ACKR3)。b0。 end else SD_COUNTER = SD_COUNTER。 ACKW2 = 1。 ACKR3 = 1。 end else if(I2C_EN) begin if(GO) begin if(WR) begin case(SD_COUNTER) 639。 ACKW2 = 1。 ACKR3 = 1。 I2C_BIT = 1。 END = 0。d3 : SCLK = 0。d5 : I2C_BIT = I2C_WDATA[22]。d7 : I2C_BIT = I2C_WDATA[20]。d9 : I2C_BIT = I2C_WDATA[18]。d11 : I2C_BIT = I2C_WDATA[16]。d13 : ACKW1 = I2C_SDAT。d15 : I2C_BIT = I2C_WDATA[15]。d17 : I2C_BIT = I2C_WDATA[13]。d19 : I2C_BIT = I2C_WDATA[11]。d21 : I2C_BIT = I2C_WDATA[9]。d23 : I2C_BIT = 0。d25 : I2C_BIT = 0。d27 : I2C_BIT = I2C_WDATA[6]。d29 : I2C_BIT = I2C_WDATA[4]。d31 : I2C_BIT = I2C_WDATA[2]。d33 : I2C_BIT = I2C_WDATA[0]。d35 : ACKW3 = I2C_SDAT。d37 : begin SCLK = 0。 639。 SCLK = 1。 ACKW1 = 1。 ACKR2 = 1。d1 : begin SCLK = 1。