【正文】 個(gè)較大的電路必須經(jīng)過(guò)邏輯劃分((Logic Partition)才能用多個(gè)FPGA芯片實(shí)現(xiàn)，劃分算法的優(yōu)劣直接影響設(shè)計(jì)的性能。由于微電子技術(shù)和計(jì)算機(jī)技術(shù)的發(fā)展，數(shù)字頻率計(jì)都在不斷地進(jìn)步，靈敏度不斷提高，頻率范圍不斷擴(kuò)大，功能不斷地增加。CPLD器件已成為電子產(chǎn)品不可缺少的組成部分，它的設(shè)計(jì)和應(yīng)用成為電子工程師必備的一種技能。將軟件模擬后的線路經(jīng)一定處理后下載到FPGA，就可容易地得到一個(gè)模型機(jī)，從該模型機(jī)，設(shè)計(jì)者就很直觀地測(cè)試其邏輯功能及性能指標(biāo)。FPGA一般用于邏輯仿真?，F(xiàn)場(chǎng)可編程門陣列(FPGA)是由掩膜可編程門陣列(MPGA)和可編程邏輯器件二者演變而來(lái)的，并將它們的特性結(jié)合在一起，因此FPGA既有門陣列的高邏輯密度和通用性，又有可編程邏輯器件的用戶可編程特性。這樣，一個(gè)端口（如P1口）就可以構(gòu)成4*4=16個(gè)按鍵，比之直接將端口線用于鍵盤多出了一倍，而且線數(shù)越多，區(qū)別越明顯，比如再多加一條線就可以構(gòu)成20鍵的鍵盤，而直接用端口線則只能多出一鍵（9鍵）。鍵盤的工作原理： 按鍵設(shè)置在行、列線交點(diǎn)上，行、列線分別連接到按鍵開關(guān)的 兩端。編程掃描是利用單片機(jī)空閑時(shí)，調(diào)用鍵盤掃描子程序，反復(fù)掃描鍵盤，來(lái)響應(yīng)鍵盤的輸入請(qǐng)求。如果呈現(xiàn)高電平，表示鍵斷開，低電平則表示鍵閉合，通過(guò)對(duì)行線的電平高、低狀態(tài)的檢測(cè)，便可以確認(rèn)按鍵按下以及按鍵釋放與否。LED與LCD比較：在低光度下能量轉(zhuǎn)換效率高(電能轉(zhuǎn)換成光能的效率) 也即較省電，非常適合在低光度需求中使用,但是當(dāng)提高光度至如臺(tái)頭燈般或更高時(shí)，LED的效率比鎢絲燈泡高，但比熒光燈差；反應(yīng)時(shí)間短 可以達(dá)到很高的閃爍頻率； 穩(wěn)定性好，使用壽命長(zhǎng) 在適當(dāng)?shù)纳岷铜h(huán)境下可達(dá)35,000 ~ 50,000小時(shí)； 耐震蕩等機(jī)械沖擊 由于LED是一種PN結(jié)二極管，屬于固態(tài)元件，沒有燈絲、玻璃罩等，因此機(jī)械強(qiáng)度大，耐振動(dòng)和耐沖擊能力強(qiáng)； 體積小，重量輕，適用性強(qiáng)；便于聚焦 因發(fā)光體積細(xì)小，而易于以透鏡等方式達(dá)致所需集散程度，藉改變其封裝外形，其發(fā)光角度由大角度散射至細(xì)角度聚焦都可以達(dá)成；單色性強(qiáng) 由于是單一能級(jí)光出的光子，波長(zhǎng)比較單一，能在不加濾光器下提供多種單純的顏色； 色域較為廣闊 ；綠色環(huán)保 LED是由無(wú)毒的材料作成，不像熒光燈含水銀會(huì)造成污染，同時(shí)LED也可以回收再利用綜上所述LED的優(yōu)勢(shì)，本次設(shè)計(jì)顯示部分用LED最理想。顯示模塊由LED燈組成的點(diǎn)陣構(gòu)成，負(fù)責(zé)發(fā)光顯示；控制系統(tǒng)通過(guò)控制相應(yīng)區(qū)域的亮滅，可以讓屏幕顯示文字、圖片、視頻等內(nèi)容；電源系統(tǒng)負(fù)責(zé)將輸入電壓電流轉(zhuǎn)為顯示屏需要的電壓電流。但這兩種半導(dǎo)體連接起來(lái)的時(shí)候，它們之間就形成一個(gè)“PN結(jié)”。因此本次設(shè)計(jì)選用多周期同步等精度測(cè)量法來(lái)實(shí)現(xiàn)該頻率計(jì)最理想。 測(cè)量時(shí)，首先預(yù)置閘門開啟信號(hào)，此時(shí)計(jì)數(shù)器并不計(jì)數(shù)，等被測(cè)信號(hào)上升沿到來(lái)時(shí)，觸發(fā)器輸出計(jì)數(shù)允許信號(hào)(實(shí)際閘門信號(hào))，計(jì)數(shù)器l對(duì)標(biāo)準(zhǔn)信號(hào)計(jì)數(shù)，計(jì)數(shù)器2對(duì)被測(cè)信號(hào)計(jì)數(shù)，預(yù)置閘門關(guān)閉時(shí)，計(jì)數(shù)器并不立即結(jié)束計(jì)數(shù)，而是等到被測(cè)信號(hào)上升沿到來(lái)時(shí)才停止計(jì)數(shù)，完成測(cè)量過(guò)程。顯然，該方法要求在正式測(cè)量前先對(duì)信號(hào)頻率預(yù)測(cè)量一下，然后將測(cè)得的值與進(jìn)行比較，以決定正式測(cè)量時(shí)是采用直接法還是間接法。由于177。類似地，對(duì)于測(cè)周期在高頻端1MHz的誤差大到10%和100%。由于無(wú)論采用直接測(cè)頻或者直接測(cè)周期的方法均不能滿足測(cè)試誤差≦％的要求。鍵盤控制命令通過(guò)一片74LS165并入串出移位寄存器讀入CPLD，實(shí)現(xiàn)開始功能、預(yù)置閘門時(shí)間控制功能等。(3) 對(duì)于測(cè)試誤差，要求≤%2 方案論證顯示鍵盤測(cè)量方法控制核心基準(zhǔn)信號(hào)被測(cè)信號(hào)號(hào)圖21頻率計(jì)結(jié)構(gòu)框圖如圖21所示，由一片CPLD完成各種測(cè)試功能及對(duì)整個(gè)測(cè)試系統(tǒng)進(jìn)行控制，對(duì)標(biāo)準(zhǔn)頻率和被測(cè)信號(hào)進(jìn)行計(jì)數(shù)。 本設(shè)計(jì)要求本設(shè)計(jì)要求完整地設(shè)計(jì)出基于CPLD的等精度頻率計(jì)，并成功調(diào)試?？删幊唐骷淖畲筇攸c(diǎn)是可通過(guò)軟件編程對(duì)器件的結(jié)構(gòu)和工作方式進(jìn)行重構(gòu)，能隨時(shí)進(jìn)行設(shè)計(jì)調(diào)整而滿足產(chǎn)品升級(jí)。然用CPLD就能夠克服這一點(diǎn)，它可以把具有控制功能的各個(gè)模塊程序下載在一塊芯片上。這些要求有的已經(jīng)實(shí)現(xiàn)或者部分實(shí)現(xiàn)，但要真正完美的實(shí)現(xiàn)這些目標(biāo)，對(duì)于生產(chǎn)廠家來(lái)說(shuō)，還有許多工作要做，而不是表面看來(lái)似乎發(fā)展到頭了。同時(shí)，Agilent科技公司還推出微波頻率計(jì)：53150A，53151A，53152A（頻率測(cè)量范圍最高可達(dá)46G）。同時(shí)，Pendulum Instruments公司還推出銣鐘時(shí)基頻率計(jì)CNT91R、CNT85R。歐美頻率計(jì)廠家主要有：Pendulum Instruments和Agilent科技。以頻率計(jì)為基礎(chǔ)的相關(guān)商品，有微波頻率計(jì)，高精度通用計(jì)數(shù)器，計(jì)時(shí)計(jì)頻器，高性能頻率計(jì)時(shí)器，數(shù)字頻率計(jì)數(shù)器，通用計(jì)數(shù)器等等。以往的頻率計(jì)測(cè)量范圍都是有限的，為測(cè)量不同頻率的信號(hào)都要專門的設(shè)計(jì)某一部分電路，這樣很麻煩。用單元電路或單片機(jī)技術(shù)設(shè)計(jì)的頻率計(jì)電路復(fù)雜、穩(wěn)定性差。此外，PCB板的集成度不高還會(huì)使得高頻信號(hào)容易受到外界的干擾，從而大大降低了測(cè)量精度。但這種方法硬件連線復(fù)雜、可靠性差，且在實(shí)際應(yīng)用中往往需要外加擴(kuò)展芯片，這無(wú)疑會(huì)增大控制系統(tǒng)的體積，還會(huì)增加引入干擾的可能性。因此數(shù)字頻率計(jì)在測(cè)量物理量方面應(yīng)用廣泛。 Frequency Meter。其中硬件電路包括鍵控制模塊、顯示模塊、輸入信號(hào)整形模塊以及CPLD主控模塊。該頻率計(jì)利用等精度的設(shè)計(jì)方法，克服了基于傳統(tǒng)測(cè)頻原理的頻率計(jì)的測(cè)量精度隨被測(cè)信號(hào)頻率的下降而降低的缺點(diǎn)。畢業(yè)設(shè)計(jì)（論文）題目 基于CPLD的頻率測(cè)量計(jì) 系 別 電氣工程系 專 業(yè) 電氣自動(dòng)化技術(shù) 摘 要本文提出了一種基于CPLD的數(shù)字頻率計(jì)的設(shè)計(jì)方法。從實(shí)驗(yàn)結(jié)果上看，采用CPLD設(shè)計(jì)的電子電路，可以彌補(bǔ)傳統(tǒng)硬件電子電路設(shè)計(jì)中的不足。并詳細(xì)論述了硬件電路的組成和軟件控制流程。關(guān)鍵詞：數(shù)字頻率計(jì)；CPLD；等精度Abstract This paper produces a CPLDbased digital frequency meter’s design method. plex programmable logic device (CPLD) has the of characteristics of highly integrated, high puting speed, shorter development cycle and so on, the appearance of it changes the methods of digital circuit design, and enhances design flexibility. this paper produces a CPLDbased digital frequency meter’s design method. This design’s circuit is simple, software’s potential is fully tapped and lowfrequency measurements have high accuracy, effectively preventing the intrusion of the interference. The experimental results from the point of view, the use of CPLD design of electronic circuits can make up for the traditional hardware designing electronic. Circuit’s deficiencies. The use of such precision frequency meter design ways to overe the traditional frequency measurement based on the principle of the measurement precision frequency meter with a decline in the measured signal frequency decreases the shortings. And other precision measurement method not only has high accuracy, but in the entire frequency region to maintain a constant precision. The frequency meter using CPLD to implement the frequency, period, pulse width and duty cycle measurement count. CPLD is written in VHDL language and counts according to different control signals translate from MCU part, finally, CPLD part will output the count result to the MCU part. The measured objects of the system are square wave, triangel wave,