基于cpld和單片機的頻率計設計-全文預覽
【正文】 Dig1 = 1。 while( latch_low() )。 get_data()。 Digit1 = indata amp。 Dig_sel1 = 1。 delay()。 indata = P0。///////////////////////////////////////////////////////////////////////////////////* Dig_sel2 = 1。 delay()。 indata = P0。 0x0f。 Dig_sel0 = 1。 delay()。 return reci。 //返回值 if(!Latch) { delay()。 else reci = 0。ti10。 //啟動定時器 ET0 = 1。 TMOD = 0x11。unsigned char Digit1,Digit2,Digit3,Digit4,Digit5,Digit6,Digit7。sbit Dig_sel0 = P3^7。sbit Latch = P3^0。sbit Dig4 = P1^3。由式得到,被測頻率越高,閘門時間越長,則量化誤差越小. 但閘門時間太長,則降低測量速度,且受到顯示位數(shù)的限制。 測頻精度分析 圖六 計數(shù)法測頻誤差示意圖 說明：∵ f x =由誤差合成公式有 上式中第一項為量化誤差,是由于被測信號與門控閘門信號不相關引起的。有單片機提供3位地址信號，每次送四位數(shù)據(jù)給單片機，傳送7次數(shù)據(jù)即可。b0001。b0)amp。 圖四 計數(shù)器采用28的BCD碼計數(shù)，局部計數(shù)方式如下：if((en==139。 本實驗采用等精度測頻的原理為： 首先，,占空比為80%的閘門信號，從而閘門寬度為1s，將分頻產(chǎn)生的信號和被測信號相與的結果即為計數(shù)器的技術時鐘信號，在這1s的時間寬度內技術到的結果就是被測信號的頻率值，通過多路選擇器，有單片機發(fā)送地址，每次四位將數(shù)據(jù)傳送給單片機，經(jīng)過單片機的代碼轉換，使用7個8段數(shù)碼管顯示。系統(tǒng)的整體穩(wěn)定性和精度較高，達到了測頻對精準度的要求。 基于CPLD和單片機的頻率計設計 引言：隨著電子技術與計算機技術的不斷發(fā)展，以單片機為核心的測量控制系統(tǒng)層出不窮。該測頻系統(tǒng)的設計采用AT89C51單片機和具有內部結構重組、現(xiàn)場可編程的CPLD芯片相結合起來，實現(xiàn)了對IHz~10MHz信號頻率的高精度測量。 圖二關于誤差的分析將在下文中闡述。下圖為在ISE仿真環(huán)境下的閘門輸出。(clr==139。b1001)) begin q3 =q3+439。下圖為
公司管理相關推薦
鄂ICP備17016276號-1