【正文】 么 Verilog能支持大型設計 ? Verilog 語法支持多層次多模塊設計： 用 `include 宏指令可以在一個模塊中包含多個模 塊； 在一個模塊中可以用實例調用別的模塊中定義的 電路結構，構成多層次模塊； 在一個模塊中可以用多個任務和函數來表 達復雜 的狀態(tài)機和結構； 一個設計項目往往由一個頂層測試模塊和多個可 綜合模塊和若干個外圍接口模塊構成。 ? 可綜合模塊： 可通過綜合工具，自動地轉換為 門級邏輯電 路的 Verilog HDL 模塊。 begin if Condition_Is_True Switch_Proper_Control_Logic。 begin if Condition_Is_True Switch_Proper_Control_Logic。 end 時序邏輯設計要點 用 always： (繼續(xù)上頁） 如： task do_reset。 state_3: do_state_3?？梢娦枰幸粋€寄存器來儲存 e 的變化。 c) | (d amp。 end 組合邏輯設計要點 ? 組合邏輯的兩種 Verilog HDL表示 ： 用 always塊時，沒注意加 else語句： 如： always (al or d) begin if (al==1) q = d 。 硬件沒有對應的電路，因而綜合結果未知 。 end clk DFF c D Q D Q a b DFF Verilog中兩種不同的賦值語句 ? 阻塞（ blocking) 賦值語句： always (posedge clk) begin b = a 。 ~out1 。 output out1, out2。 assign out2 = a 。 input a, b。 并行和順序 邏輯關系的表示 Verilog模塊中的信號 ? 只有兩種主要的信號類型： 寄存器類型： reg 在 always 塊中被賦值的信號， 往往 代表 觸發(fā)器，但不一定是觸發(fā)器。 // 1 and2 and_inst ( qout, a, b)。 else if (en) q= d。 ~a1 amp。 ~c) 。 _______ 編寫 Verilog HDL模塊的練習 a b c d e ? 請在下面的空格中填入適當的符號 使其成為右圖的 Verilog 模塊 ： module block1(a, b, c , d, e )。 assign d = a | ( b amp。 ~c )。 output d 。 assign e = ( b amp。 input a, b, c。 有關 Verilog HDL的 幾個重要基本概念 5) 布局布線 ： 把用 綜合器自動生成的門級網表（ EDIF） 通過運行一個自動操作的布局布線工具，使其與具體的某種 FPGA或某種 ASIC工藝庫器件對應起來，并加以連接的過程。它是符合特定標準和風格的描述狀態(tài)轉移和變化的 Verilog HDL模塊。 bin = bin +5。 ain = 0。 reg [7:0] ain, bin。 b_reg = b。 always (posedge clock or negedge reset) if (!reset) begin a_reg = ‘ b0。 input [width1:0] a, b。 output out。RTL模塊在每個時鐘的沿時刻，其變量的值必定是精確的。 always (sl or a or b) if (!sl) out = a。 行為級和 RTL級 module muxtwo (out, a, b, sl)。 行為級：技術指標和算法的 Verilog描述 RTL級：邏輯功能的 Verilog描述 門級 ：邏輯結構的 Verilog描述 開關級：具體的晶體管物理器件的描述 Verilog HDL 的抽象級別 ? 行為級：有關行為和技術指標模塊，容易理解 ? RTL級：有關邏輯執(zhí)行步驟的模塊，較難理解 ? 門級 ：有關邏輯部件互相連接的模塊，很難理解 ? 開關級：有關物理形狀和布局參數的模塊，非常難理解 抽象級別和綜合與仿真的關系 行為仿真： 行為的驗證和驗證模塊分割的合理性 前仿真 ： 即 RTL級仿真，檢查有關模塊邏輯執(zhí)行步驟是否正確。 ? 描述系統(tǒng)的結構，做高層次的仿真。 復雜數字邏輯系統(tǒng)的 Verilog HDL 設計方法簡介 什么是復雜的數字邏輯系統(tǒng) ？ ? 嵌入式微處理機系統(tǒng) ? 數字信號處理系統(tǒng) ? 高速并行計算邏輯 ? 高速通信協議電路 ? 高速編碼 /解碼、加密 /解密電路 ? 復雜的多功能智能接口 ? 門邏輯總數超過幾萬門達到幾百甚至達幾千 萬門的數字系統(tǒng) 為什么要設計復雜的 數字邏輯系統(tǒng)？ ? 對嵌入式系統(tǒng)的性能要求越來越高 通用的微處理機不能滿足要求 硬件結構是提高系統(tǒng)總體性能的關鍵 軟件只能提高系統(tǒng)的靈活性能 軍用系統(tǒng)的實時、高可靠、低功耗要求 系統(tǒng)的功能專一，但對其各種性能要求極高 降低系統(tǒng)的設計和制造成本 怎樣設計如此復雜的系統(tǒng) ？ ? 傳統(tǒng)的設計方法： 查用器件手冊； 選用合適的微處理器和電路芯片； 設計面包板和線路板； 調試； 定型； 設計復雜的系統(tǒng)（幾十萬門以上）極其困難。 2) 電路實現問題： 如果 由最快的 信號處理專用的微處理器為核心的設備也來不及處理如此大量的數據怎么辦呢 ？ 實時數字信號 處理系統(tǒng)實現中存在的技術難點 和解決辦法 1) 算法問題 。 ? 實時系統(tǒng) ： 信號處理的工作必須在規(guī)定的很短的時間內完成 。 ? 常用的編程語言： C、 Pascal、 Fortran、 Basic或匯編語言 。 ? 數據結構就是解決特定問題的相應的模型 。 計算（ Computing） 的基本概念 “ Computing 這門學問研究怎樣系統(tǒng)地有步驟地描述和轉換信息 ， 實質上它是一門覆蓋了多個知識和技術范疇的學問 ， 其中包括了計算的理論 、 分析 、 設計 、 效率和應用 。從算法設計到硬線邏輯的實現 復雜數字邏輯系統(tǒng)的 Verilog HDL 設計方法簡介 北京航空航天大學 EDA實驗室 夏宇聞 數字信號處理、計算、程序 算法和硬線邏輯的基本概念 ? 數字信號處理 ? 計算（ Computing） ? 算法和數據