基于fpga的dds仿真與設(shè)計(jì)報(bào)告-全文預(yù)覽
【正文】 擬編程產(chǎn)生波形的情況下要改變外圍成分。頻率合成器的最終發(fā)展方向是鎖相式頻率綜合器、雙環(huán)或多環(huán)鎖相式頻率合成器、 DDS 頻率合成器，以及 PPL加 DDS 混合式頻率合成器。它是現(xiàn)代通信系統(tǒng)必不可少的關(guān)鍵電路，廣泛應(yīng)用于數(shù)字通信、衛(wèi)星通信、雷達(dá)、導(dǎo)航、航天航空、遙控遙測以及高速儀器儀表燈領(lǐng)域。同傳統(tǒng)的頻率合成技術(shù)相比， DDS 技術(shù)具有極高的頻率分辨率、極快的變頻速度，變頻相位連續(xù)、相位噪聲低，易于功能擴(kuò)展和全數(shù)字化便于集成，容易實(shí)現(xiàn)對輸出信號的多種調(diào)制等優(yōu)點(diǎn)，滿足了現(xiàn)代電子系統(tǒng)的許多要求，因此得到了迅速的發(fā)展。 3 正文： 目錄 第一章 緒論 ................................................. 4 、 DDS 引言 .............................................. 4 、直接數(shù)字合成器的概念及其發(fā)展 ............................ 4 、 DDS 技術(shù)在國內(nèi)研究狀況及其發(fā)展趨勢 ....................... 5 、頻率合成器種類與技術(shù)發(fā)展趨勢 ............................ 6 、 DDS 優(yōu)勢 .............................................. 6 、課題主要研究內(nèi)容和設(shè)計(jì)要求 ............................. 7 第二章 超大規(guī)模集成電路設(shè)計(jì)介紹 ................................ 7 、引言 .................................................. 7 、 EDA 技術(shù)的含義及特點(diǎn) .............................. 8 、 EDA 技術(shù)的主要內(nèi)容 ................................ 8 、可編程邏輯器件 FPGA .................................... 9 、硬件描述語言（ HDL） ................................... 11 、 VHDL 簡介 ....................................... 11 、 VHDL 的主要特點(diǎn) .................................. 12 、 VHDL 語言的優(yōu)勢 .................................. 12 、軟件開發(fā)工具 ......................................... 14 第三章 DDS 工作原理和主要特點(diǎn) ................................ 14 、 DDS 的基本工作原理 .................................... 15 、 DDS 采樣量化 ..................................... 15 、 DDS 的基本參數(shù)推導(dǎo) ............................... 17 、 DDS 的主要特點(diǎn) ........................................ 18 、 DDS 建模 ............................................. 18 第四章 用 VHDL 來編程實(shí)現(xiàn)和仿真 ............................... 20 、 VHDL 編程實(shí)現(xiàn) ......................................... 20 、頻率控制字的生成模塊 ............................. 20 、頻率控制字的 VHDL 實(shí)現(xiàn)程序 ........................ 21 、 32 位加法器的生成模塊 ............................ 21 、 32 位加法器的宏模塊 .............................. 22 、 32 位寄存器的生成模塊及 VHDL 實(shí)現(xiàn)程序 ............... 22 、存放波表 Rom 的生成模塊及宏模塊 .................... 23 、整體模塊設(shè)計(jì) .................................... 24 、用 Quartus Ⅱ進(jìn)行 DDS 仿真 .............................. 24 、 Quartus Ⅱ軟件簡介 ............................... 25 、用 Quartus Ⅱ的仿真步驟和圖像 ..................... 26 、注意事項(xiàng) ........................................ 29 第五章 結(jié)束語 .............................................. 30 、總結(jié) ................................................. 30 、參考文獻(xiàn) ............................................. 31 4 、致謝 ................................................. 32 、附錄 ................................................. 32 第一章 緒論 、 DDS 引言 頻率合成技術(shù)是將一個（或多個）基準(zhǔn)頻率變換成另一個（或多個）合乎質(zhì)量要求的所需頻率的技術(shù)。由于 FPGA 的可編程性 ,使得修改和優(yōu)化DDS 的功能非?？旖?。 1 Yibin University 電子信息科學(xué)與技術(shù)專業(yè) 本科生 EDA 設(shè)計(jì)報(bào)告 題 目 基于 FPGA 的 DDS 仿真與設(shè)計(jì) 專 業(yè) 電子信息科學(xué)與技術(shù) 2 基于 FPGA 的 DDS 仿真與設(shè)計(jì) 摘要 ： 本文論述了直接數(shù)字頻率合成技術(shù)（ DDS）的信號發(fā)生器的設(shè)計(jì)與實(shí)現(xiàn)。 利用Altera 公司的 Quartus Ⅱ 開發(fā)軟件 ,完成 DDS 核心部分即相位累加器和 RAM 查找表的設(shè)計(jì) ,可得到相位連續(xù)、頻率可變的信號， 并通過單片機(jī)配置 FPGA 的 E^2 PROM 完成對 DDS 硬件的下載 ,最后完成每個模塊與系統(tǒng)的時(shí)序仿真。目前在高頻領(lǐng)域中 ,利用FPGA 來設(shè)計(jì)符合自己需要的 DDS 系統(tǒng)就是一個很好的解決方法。這是一種從相位概念出發(fā)直接合成所需要的波形的新的全數(shù)字頻率合成技術(shù)。用 VHDL 語言對 DDS進(jìn)行功能描述，方便在不同的實(shí)現(xiàn)方式下移植和修改參數(shù)，因而逐步成為 DDS 設(shè)計(jì)主流，而且在 Alter 公司開發(fā)的 Maxplus2 中，不僅提供了方便的 VHDL 編譯和綜合平臺，還集成了可供程序?qū)?yīng)下載的FPGA 器件等大量芯片
公司管理相關(guān)推薦
鄂ICP備17016276號-1