【正文】 y1 = 0000000 。 when 0100 = y1 = 1001100 。 (b) 單價的 BCD 到七段碼的譯碼程序控制如下 : 黃山學(xué)院本科畢業(yè)論文 16 code2 : process (qua) 單價的 BCD 到七段碼的譯碼 begin case qua is when 0000 = y1 = 0000001 。 when 1001 = y0 = 0000100 。 when 0101 = y0 = 0100100 。 when 0001 = y0 = 1001111 。 顯示功能模塊 顯示模塊的功能主要是顯示錢數(shù)和商品單價。 end if 。此 IF 語句完成找?guī)挪僮? elsif coin 0000 then act5 =’1’ 。 其中 coin為輸入引腳， reset是復(fù)位引腳， finish是輸出引腳。 … 該程序主要對顧客投入的硬幣進行計算，以便于系統(tǒng)判斷顧客所買 飲料的價格是否小于或等于投入的硬幣，若是，則出貨。 elsif coin1 =’1’ then if coin 1001 then coin = coin + 2 。其硬幣處理模塊的圖形如圖 33所示。 … 本程序主要用于顧客投幣后按了購買鍵，系統(tǒng)會根據(jù)投入幣數(shù)的種類和以及數(shù)量執(zhí)行出貨功能。 elsif item = 11 then act = 0001 。 quan 。 黃山學(xué)院本科畢業(yè)論文 13 圖 32 進程控制模塊圖形 該模塊的控制程序如下 : if elsifsel =’1’ then item = item + 1 。 進程控制模塊 的設(shè)計 進程控制模塊的功能是 對商品進行選擇與購買。act = 0000 。 其存儲模塊的圖形如圖 31所示。 商品種類 signal coin: std_logic_vector(3 downto 0)。 1 元硬幣、 5 角硬幣 end PL_auto1。 5 角硬幣、 1 元硬幣 price,quantity :in std_logic_vector(3 downto 0)。 use 。 說明：顯示的錢數(shù) coin 的以 5 角為單位。 Max+plusⅡ 提供的設(shè)計校驗過程包括仿真和定時分析，項目編譯后，為確保 設(shè)計無誤 ,再用專門軟件進行仿真。在設(shè)計處理過程中，編譯軟件將對設(shè)計輸入文件進行邏輯化簡 、綜合和優(yōu)化，并適當(dāng)?shù)赜靡黄蚨嗥骷詣舆M行適配，最后產(chǎn)生編程用的編程文件。設(shè)計者首先要根據(jù)任 務(wù)要求，如系統(tǒng)所完成的功能及復(fù)雜程度，對工作速度和器件本身的資源、成本及連線的可布通性等方面進行權(quán)衡，選擇合適的設(shè)計方案。 (10)仿真 :當(dāng)設(shè)計文件被編譯好 ,并在波形編輯器中將輸入波形編輯完畢后 ,就可以進行行為仿真了 ,通過仿真可以檢驗設(shè)計的邏輯關(guān)系是否準(zhǔn)確。 (7)設(shè)計規(guī)則檢查 :選取 Compile\Processing\Design Doctor 菜單，將調(diào)出規(guī)則檢查醫(yī)生，該醫(yī)生可以按照三種規(guī)則中的一個規(guī)則檢查各個設(shè)計文件，以保證設(shè)計的可靠性。 (3)波形編輯器（ Waveform Editor） :在進行邏輯電路的行為仿真時，需要在所設(shè)計電路的輸入端加入一定的波形，波形編輯器可以生成和編輯仿真用的波形（ *.SCF文件），使用該編輯器的工具條可以容易方便的生成波形和編輯波形。 (6)硬件描述語言（ HDL） :Max+plusⅡ 軟件支持各種 HDL 設(shè)計輸入選項，包括VHDL、 Verilog HDL 和 Altera 自己的硬件描述語言 AHDL。 (2)與結(jié)構(gòu)無關(guān) :Max+plusⅡ 系統(tǒng)的核心 Complier 支 持 Altera 公司的 FLEX10K、FLEX8000、 FLEX6000、 MAX9000、 MAX7000、 MAX5000 和 Classic 可編程邏輯器件，提供了世界上唯一真正與結(jié)構(gòu)無關(guān)的可編程邏輯設(shè)計環(huán)境。 黃山學(xué)院本科畢業(yè)論文 9 3 Max+PlusⅡ 設(shè)計過程 Max+PlusⅡ 的介紹 Max+plusⅡ 是 Altera 公司提供的 FPGA/CPLD 開發(fā)集成環(huán)境， Altera 是世界上最大可編程邏輯器件的供應(yīng)商之一。 圖 21 自動售貨機系統(tǒng)框圖 本自動售貨機售出 3種產(chǎn)品，商品價格分別為 1 元， 1元 5角， 2 元，在購買的過程中 ,我們采取投幣的方式 ,只能投入 1 元， 5 角的硬幣只能投當(dāng)你的投幣總值超過商品價格的時候，商品售出并找零；當(dāng)你的投幣總值剛好等于商品價格的時候 ,商品售出不找零；投幣總值不夠 ,則處于等待狀態(tài) ,系統(tǒng)會自動的計算出應(yīng)找錢幣的余額、庫存數(shù)量并顯示 [7]。 黃山學(xué)院本科畢業(yè)論文 7 2 系統(tǒng)分析與設(shè)計方案 系統(tǒng)分析 根據(jù)設(shè)計要求 使用 VHDL設(shè)計制作一個自動售貨機控制系統(tǒng)，該系統(tǒng)能完成貨物信息存儲、進程控制、硬幣處理、余額計算和顯示等功能。傳統(tǒng)的設(shè)計方便是先設(shè)計電路版圖，然后制版，耗費巨大時間精力，即 傳統(tǒng)的電子設(shè)計方法是一種自底向上且費時費力的設(shè)計方法 ,而現(xiàn)代電子設(shè)計技術(shù) (EDA)是自頂向下且先進高效的 [5]。 (5) VHDL 類型眾多而且支持用戶自定義類型，支持自頂而下的設(shè)計方法和多種電路的設(shè)計。與傳統(tǒng)設(shè)計方法相比， VHDL 描述電路行為的算法有很多優(yōu)點： (1) 設(shè)計層次較高、用于較復(fù)雜的計算時，能盡早發(fā)現(xiàn)存 在的問題，縮短設(shè)計周期。但是，由于它在一定程度上滿足了當(dāng)時的設(shè)計需求，于是他在 1987 年成為ANSI/IEEE 的標(biāo)準(zhǔn)（ IEEE STD 10761987）。 VHDL的英文全寫是： VHSIC（ Very High Speed Integrated Circuit）黃山學(xué)院本科畢業(yè)論文 6 Hardware Descriptiong 。在電子產(chǎn)品的設(shè)計理念、設(shè)計方式、系統(tǒng)硬件構(gòu)成、設(shè)計的重用性、知識產(chǎn)權(quán)、設(shè)計周期等方面 ,EDA 技術(shù)具有一定的優(yōu)勢 [3]。所有這些，都給電子系統(tǒng)設(shè)計師們帶來了前所未有的壓力，面對這種壓力，唯一的出路是熟練掌握 EDA 技術(shù)，并獲得其的有力支持。 黃山學(xué)院本科畢業(yè)論文 5 1 介紹及設(shè)計任務(wù) EDA 技術(shù) EDA 的介紹與發(fā)展 EDA 是 Electronic Design Automation(電子設(shè)計自動化）的縮寫， EDA 技術(shù)是 20實際 90 年代初以來迅速發(fā)展起來的現(xiàn)代電子工程領(lǐng)域的一門新技術(shù)。 在自動售貨機相關(guān)的所有研究領(lǐng)域中，全球?qū)ζ潢P(guān)鍵技術(shù)的研究主要集中在以下3 個方面： a. 系統(tǒng)內(nèi)部銷售動作實現(xiàn)方式的研究； b. 資金結(jié)算及銷售信息統(tǒng)計管理的實現(xiàn)方式研究； c. 功耗節(jié)省模式的研究。在國外，自動售貨 機發(fā)展相對成熟。并且，透過這種智能售貨系統(tǒng)，存貨、銷售、物流信息可以準(zhǔn)確、及時地反饋給客戶和管理人員。 counter。并給出了各模塊和總體系統(tǒng)設(shè)計的仿真。 VHDL硬件描述語言是涉及源文件可以采用類似與 C語言的書寫形式，并采用結(jié)構(gòu)設(shè)計方法。首先 EDA技術(shù)在進入 21世紀(jì)后，得到了很大的發(fā)展，其基本特征是采用高級語言描述，具有系統(tǒng)級仿真和綜合能力。全文提供了投幣信號處理，購買過程處理，開關(guān)流量控制幾個主要控制模塊的設(shè)計思路及方案。 coin。售賣的商品可根據(jù)擺放場所的需要量身定制，包括冷熱飲料、零食、電話卡及國外進口的特色商品等。這種新一代自動售貨機除了更方便售賣貨品之外，還被視為一種傳播廣泛的廣告媒介。在日本，由于其無所不在 ,24h 供應(yīng)， 自動售貨機很受特別忙碌的人歡迎。在電子產(chǎn)品的設(shè)計理念、設(shè)計方式、系統(tǒng)硬件構(gòu)成、設(shè)計的重用性、知識產(chǎn)權(quán)、設(shè)計周期等方面 ,EDA 技術(shù)具有一定的優(yōu)勢。現(xiàn)代電子產(chǎn)品的性能進一步提高，功能越來越復(fù)雜，集成化智能化程度越來越高，更新?lián)Q代的節(jié)奏越來越快，開發(fā)風(fēng)險也越來越大，而且正向著功能多樣化， 體積小型化，功耗最低化的趨勢發(fā)展。 EDA 的設(shè)計流程及優(yōu)