【正文】 =qf。139。 end if。 and coin5/=39。 needed=neededtemp。 21 backmoney:=0000。 if paidtemp=pricetemp then neededtemp:=0000。139。139。 else current_state=qa。 end if。 needed=neededtemp。 else pricetemp:=pricetemp+3。 if price2=39。139。 20 needed=neededtemp。 current_state=qc。 neededtemp:=0000。 then paidtemp:=paidtemp+1。or coin5=39。 paid=paidtemp。 Else pricetemp:=pricetemp+3。 if price2=39。139。039。moneyout=0000。pricetemp:=0000。139。 variable backmoney: std_logic_vector(3 downto 0)。 signal current_state :state_type:=qa。 showmoneyout:out std_logic。 paid:out std_logic_vector(3 downto 0)。 coin1:in std_logic。 參考文獻 [1] 李仁發(fā)，凌純清，徐成 .VHDL 數字系 統(tǒng)設計（第二版） . 北京：電子工業(yè)出版社出版 . 2021 [2] 甘歷 VHDL應用于開發(fā)實踐 . 北京：科學出版社 .2021 [3] Mark Zwolinski Digital System Design with :Publishing House of Electronics [4]王曉峰．電子設計的 EDA 技術應用 [J]．長春師范學院學報：自然科學版， 2021， 24(5)： 55— 56． [5]DOULOS A． The designer S guide to VHDL[EB／ OL]． [2021— 06— 06]． [6]侯伯亨． VHDL 硬件描述語言與數字邏輯電路設計 [M]．陜西：西安電子科技大學出版社， 1999．東方人華． MAX+PLUS I1 入門與提高 [M]．北京：清華大學出版社， 2021 附錄： 18 系統(tǒng)各功能模塊的實現： 主控模塊的完整程序如下： Library ieee。在設計過程中還需改進的是在選擇商品時不能按鍵過長，否則會認為是重復選擇。源程序見附錄的頂層文件。在七段數碼管上所需貨幣先后顯示 00元、 03元、 05元，當投入一元后，顯示 04 元，再投入 5元后 ，顯示 00元。 BCD 碼譯碼的仿真 圖 11 BCD 碼譯碼的仿真 如圖 11所示：將從 0到 7各位 BCD 碼轉化為七段譯碼顯示出來，其中 7E 在七段數碼管上顯示 0,30顯示 1,6D 顯示 2等等。源程序見附錄的主控模塊。源程序見附錄的主控模塊。 15 圖 8 主控模塊連續(xù)交易成功的仿真 如圖 8所示：先分別選擇 3元和 2元的商品，所需貨幣先后顯示 3元和 5元，再投入1元和 5元，所需貨幣顯示分別為 4元 ， 0 元。 圖 7 主控模塊交易成功且找零的仿真 如圖 7所示：選擇 3元商品后，在 10秒內，再次選擇 2元商品；所需貨幣先為 3元，后為5元，此后，在一定時限內先后投入 1元和 5元，所需貨幣分別變?yōu)?4元， 0元， success 為高電平，表示交易成功。 圖 5 主 控模塊多次選擇但不投幣的仿真 如圖 5所示：選擇 3元商品后，在 10秒內，再次選擇 2元商品；此后，不再投幣，所需貨幣先為 3元，后為 5元， 10秒后， failure 出現高電平，表示交易失敗，延時顯示后，回 14 到初始狀態(tài)。當投幣夠了，即進入 d 狀態(tài)（出貨找零）。 狀態(tài)之間的轉換 本文所設計的自動售貨機進程可分為 7個狀態(tài) [6]： a,b,c,d,e,f,g。 各模塊的連接 各模塊的連接 如圖 3所示： 圖 3 硬件模塊連接圖 如圖 3所示，左邊的 5個端口為輸入端口，連接的模塊是主控模塊。該模塊的主要功能是實現將主控模塊輸出的二進制數 (paid、 needed、 moneyout)轉換成 BCD 碼，以便輸出到七段顯示數碼器上而顯示出來。其輸入端口包括 clk、 coin1(投入一元貨幣 )、 coin5(投入 5元貨幣 )、 price2(選擇 2元的商品 )、 price3(選擇 3元的商品 )，輸出端口有 paid(已投入多少錢 )、 needed(還需要多少錢 )、 moneyout(找零 )、 success(燈亮表示交易成功 )、 failure(燈亮表示交易失敗 )、 12 showmoneyout(燈亮表示正在找零 )。若投幣不夠，等待 10秒后，顧客沒有繼續(xù)投幣，則退幣并回 11 到初始狀態(tài)。顧客選擇一種商品或多種則進入投幣狀態(tài)。另外有 3個發(fā)光二極管、 6個 LCD 數碼管。若需要某個特定項目的幫助信息，可以同時按 Shift+F1鍵或者選用工具欄中的快速幫助按鈕“ ”。 Compile) (8)生成波形文件 (Max+plusⅡ/Waveform Editor ) (9)仿真 (Max+plusⅡ/Simulator) (10)下載配置 (Max+plusⅡ/Programmer) 常用菜單簡介 : 該軟件的菜單主要有： MAX+PLUSⅡ 菜單 （ MAX+PLUSⅡ ）、 文件菜單 （ File）， 該文件菜單隨所選功能的不同而不同 、 模板菜單 （ Templates）， 該模板使編寫 VHDL 和 AHDL 設計文件更容易和方便 、 指定菜單 （ Assign）、 選擇菜單 （ Option）。 (4)、編程與驗證：用經過仿真確認后的 編程文件通過編程器（ Programmer）將設計下載到實際芯片中，最后測試芯片在系統(tǒng)中的實際運行性能。如圖 1所示： 9 圖 1 開發(fā)流程圖 (1)、設計輸入 :可以采用原理圖輸入、 HDL 語言描述、 EDIF 網表輸入及波形輸入等幾種方式。 編程文件的產生 : 編譯器中的裝配 程序 (Assembler)將編譯好的程序創(chuàng)建一個或多個編程目標文件： EPROM 配置文件（ *.POF）例如 ,MAX7000S 系列 SRAM 文件（ *.SCF）例如 ,FLEX8000系列的配置芯片 EPROM JEDEC 文件 (*.JED) 十六進制文件 (*.HEX) 文本文件 (*.TTF) 串行 BIT流文件 (*.SBF) 仿真 :當設計文件被編譯好 ,并在波形編輯器中將輸入波形編輯完畢后 ,就可以進行行為仿真了 ,通過仿真可以檢驗設計的邏輯關系是否準確。 邏輯綜合與適配 :該軟件在編譯過程中，通過邏輯綜合 (Logic Synthesizer)和適配(Fitter) 模塊 ,可以把最簡單的邏輯表 達式自動的吻合在合適的器件中。 波形編輯器 (Waveform Editor)： 在進行邏輯電路的行為仿真時，需要在所設計電路的輸入端加入一定的波形，波形編輯器可以生成和編輯仿真用的波形（ *.SCF 文件），使用該編輯器的工具條可以容易方便的生成波形和編輯波形使用時只要將欲輸入波形的時間段用鼠標涂黑，然后選擇工具條中的按鈕，例如，如果要某一時間段為高電平，只需選擇按鈕” 1”。 硬件描述語言（ HDL） ： Max+plusⅡ 軟件支持各種 HDL 設計輸入選項，包括 VHDL、 Verilog HDL 和 Altera 自己的硬件描述語言 AHDL。 與結構無關 ： Max+plusⅡ 系統(tǒng)的核心 Complier支持 Altera公司的 FLEX10K、 FLEX8000、FLEX6000、 MAX9000、 MAX7000、 MAX5000和 Classic 可編程邏輯器件，提供了世界上唯一真正與結構無關的可編程邏輯設計環(huán)境。 MAX+PLUSⅡ的介紹 Max+plusⅡ 是 Altera 公司提供的 FPGA/CPLD 開發(fā)集成環(huán)境， Altera 是世界上最大可編程邏輯器件的供應商之一。 在關鍵字 ARCHITECTURE 和 BEGIN 的文字區(qū)域是本地信號和供日后使用的組件。該構造體的名字是數據流。 BEGIN select = 0 WHEN s0 = ‘ 0’ AND s1 = ‘ 0’ ELSE1 WHEN s0 = ‘ 1’ AND s1= ‘ 0’ ELSE2 WHEN s0 = ‘ 0’ AND s1 = ‘ 1’ ELSE3。 構造體 實體是描述接口的 VHDL 模型。輸出端口也是位寬類型。 實體的名稱是多路復用，該實體有 7 個端口和端口條款。 關鍵字“實體”是開始一個實體聲明的標志，在整本文的說明中，標準封裝中關鍵字的語言和類型全部用大寫字母來顯示。讓我們來看看一個簡單的實體例子： ENTITY mux IS PORT ( a, b, c, d : IN BIT。在構造體中各種信號協(xié)調工作，最后得到所需的輸出，傳送到輸出端口和外部進行交流。一切行動，是在模擬 VHDL 描述分 5 為單個或多個進程。例如，電流驅動能力的一個緩沖區(qū)或最高工作溫度的裝置。如果一個信號有兩個來源，那么當兩個來源是由兩個驅動程序來起作用的。 庫：庫存放已經編譯的實體、構造體、包集合和配置。它描述的使用的每一個實體的行為，就像零件列表說明哪一部分用于每一部分的設計。一個構造體可能是行為而另一個可能是一個結構描述的設計。 構造體：構造體用于描述系統(tǒng)內部的結構和行為，系統(tǒng)要實現的功能都是在構造體內用語言進行描述的。下面分別介紹： 實體：實體是用于描述所設 計電路系統(tǒng)的外部接口信號，系統(tǒng)的輸入輸出端口及屬性都是在實體中定義的。此后，越來越多的人開始使用 VHDL語言進行數字電路系統(tǒng)的設計。 1986 年，有人提議 VHDL 語言作為 IEEE 標準。 VHDL 語言的發(fā)展背景 硬件描述語言的發(fā)展至今已經有幾十年的歷史，并已成功應用到系統(tǒng)的仿真、驗證和設計綜合等方面。除了含有許多具有硬件特征的語句外 ,VHDL 的語言形式 ,以及描述風格與句法 ,類 似于一般的計算機一個電路模塊或一高級語言 ,如 C 語言。 （ 4）具有指示電路，分別指示購買成功、交易取消（交易失?。┖驼伊恪Ｈ粼?10秒內，再次選中飲料，則再次等待。售貨機可以識別 1 元， 5 元兩種貨幣。 本文是通過使用 VHDL 語言，基于 FPGA 可編程芯片，并通過使用 MAXPLUSⅡ軟件進行程序設計，模擬仿真，功能驗證，以更好的來 理解和掌握 自動售貨機控制系統(tǒng) 的工作原理和設計方法 ，以及 學習和掌握基于 EDA 的電子產品設計方法， 進一步加深對 VHDL 語言以及 MAXPLUSⅡ軟件、 FPGA 可編程芯片的認識與了解。在我國，由于多種原因，自動售貨機的市場推廣緩慢，處于培育階段，但可以預見，這種方便快捷的服務形式因其適合現代生活快節(jié)奏的需要，在不久的將來必會獲得大眾的喜愛。 關鍵詞： VHDL 語言， MAXPLUSⅡ，自動售貨機 Design and implementation of vending machine Electronics and Information Science and Technology Candidate:JiangHui Advisor： CaiJianhua Abstract: This article introduces the characteristics and application of VHDL, with a example of designing vending machines, describes detailedly the implementation process. The system uses the VHDL language, realizing every function uses state machines, applying MAXPLUS Ⅱ to simulate in order to realize the function every article describes the use of VHDL language and MAXPLUS Ⅱ simulation, to achieve the vending machine39。 1 自動售貨機的設計與實現 摘要： 本文介紹了 VHDL 的特點和應用 ,以自動售貨機為例，詳細說明了其實現過程。本文給出了各個模塊的源程序、各模塊的連接圖以及各個模塊的仿真圖，并做出了詳細的分析。因其無需專人值守而可以每天 24 小時售貨，被稱為“無人小超市”。相應的主要功能有選擇貨物，多次購買，出貨找零，顯示，延時和時控功能。 系統(tǒng)的工作原理 本文設計的自動 售貨機有兩種飲料可以出售，售價分別為 2元和 3元。如等待時間超過 10 秒鐘，則認為用戶放棄選