【正文】 的首選方式之一。FPGA芯片所包含的資源越來越豐富，可實現(xiàn)的功能也越來越強，這使得FPGA在電子電路設計中越來越重要。和以往的PAL、GAL等相比較，F(xiàn)PGA/CPLD的規(guī)模比較大，可以替代幾十甚至幾千塊IC芯片。利用FPGA這些優(yōu)點，選擇合適的FPGA芯片，用戶就能輕而易舉地設計自己的“計算機”和“數(shù)字系統(tǒng)”。而第三章對做好的電路板進行簡單的測試。由于FPGA內部存儲空間太小，數(shù)據暫時由SDRAM儲存，F(xiàn)PGA通過讀取SDRAM中的數(shù)據，并在其邏輯單元中經過相關操作后通過各種功能驅動電路，如獨立按鍵及LED、液晶顯示、數(shù)碼管顯示、蜂鳴器等顯現(xiàn)測驗結果。除此之外，Cyclone系列的FPGA還集成了許多復雜的功能。Cyclone低成本結構和Cyclone FPGA豐富的器件資源相結合，能夠實現(xiàn)完整的可編程芯片系統(tǒng)（SOPC）方案，成為大批量應用的理想選擇。本文中所采用的FPGA器件特性如表21。一般來說，配置數(shù)據經過壓縮，可以減少到35%~55%。 Flash存儲器開發(fā)板使用2片4MB的Flash AT49BV322D70TU。電路中隊芯片的片選信號線進行了上拉（R2R30）。 SRSM存儲器開發(fā)板使用2片512KB的IS61LV25616AL（256K*16bit），每片SRAM都可兼容1MN容量的IS61LV51216AL，這樣SRAM容量最大可為2MB。電路中2片SRAM的片選信號獨立，數(shù)據總線、地址總線、讀寫信號線nOE和new都與Flash共用，并且也與所有掛在總線上的總線型外設（主板上的液晶以及外擴總線PACK）共用。 開發(fā)板使用2片16位總線的8MB SDRAM器件K4S641632H（1MB*16bit*4banks），每片SDRAM都兼容16MB的K4S281632H（2MB*16bit*4banks）、32MB的K4S561632H（4MB*16bit*4banks）以及64MB，這樣SDRAM的最大容量可達128MB。 配置電路Cyclone FPGA使用SRAM單元來存儲配置數(shù)據。 表231 Cyclone FPGA配置模式表配置模式 描述主動串行配置（AS）采用串行配置器件（EPCSEPCSEPCS1EPCS64） 9電子科技大學成都學院課程設計被動配置（PS）采用專用配置器件（EPCEPCEPCEPCEPC16）采用配置控制器（單片機、CPLD等）配合Flash下載電纜 JTAG配置通過JTAG進行配置開發(fā)板提供2種配置方法：1. 調試時，使用運行在豬計算機上的QuartusII軟件，通過JTAG電纜連接到電路板上電的10針JTAG接口直接下載配置數(shù)據到FPGA。在脫機運行之前，腰事先將配置數(shù)據通過編程器寫入EPCS中。這4個引腳分別與FPGA的DCLK、DATA0、ASDO以及nCSO引腳相連接（這4個引腳有設有內部弱上拉，以確保懸空時狀態(tài)的穩(wěn)定）。 表233 配置模式設置MSEL1MSEL0配置模式00AS主動（串行配置器件）01PS被動（CPLD控制）00或1JTAG配置 復位電路由于FPGA芯片的高速、低工作電壓導致其噪聲容限低，所以對電源的紋波、瞬態(tài)響應性能、時鐘源的穩(wěn)定性和電源監(jiān)控可靠性等諸多方面也提出了更高的要求，開發(fā)板的復位電路使用了I2C存儲器的電源監(jiān)控芯片CAT1025SI30（~）提高了系統(tǒng)的可靠性。 時鐘電路FPGA內部沒有振蕩電路，使用有源晶振是比較理想的選擇。圖251 系統(tǒng)時鐘電路 一個48MHz的有源晶振作為系統(tǒng)的時鐘源。 擴展接口電路為了方便外設和其他功能電路的擴展，在本開發(fā)板設計方案中增加了各種接口電路。還可擴展其他的用戶電路。PACK上還有6個I/O口，這樣就極大地方便了與外部I/O器件進行連接。 圖273 FPGA擴展接口電路 15電子科技大學成都學院課程設計各引腳的功能見表274。 圖281所示 按鍵已LED電路 17電子科技大學成都學院課程設計 蜂鳴器電路如圖282所示，蜂鳴器用PNP三極管進行驅動控制，并使用交流蜂鳴器。 圖282 蜂鳴器控制電路 七段數(shù)碼管顯示電路七段數(shù)碼管顯示電路如圖283所示，RP4B_1~RP4B_RP4_5~ RP4_RP6_1~ RP6_8是段碼上的限流電阻，位碼由于電流較大，采用了三極管驅動。液晶驅動電路如圖284所示。由于I2C 總線已經提供了上拉電阻，所以此處沒有再加上拉電阻。（VCCINT）以及PLL。3SPX1117系列LDO芯片輸出電流可達800mA，輸出電壓的精度在1%~+1%以內，還具有電流限制和熱保護功能。模擬地和數(shù)字地是通過0Ω電阻進行隔離，以降低噪聲干擾。將完整電路生成網絡表導入PCB圖，放置好原件。在設計FPGA實驗板時，一般要注意一下幾方面：（1）必需的功能：除看EP1C6芯片之外，測試用發(fā)光二極管指示燈，JTGA口，I/O口引排陣，有源晶振電路等。1117系列生產廠家多，并且各種不同的輸出電壓值都有，方便設計時靈活選擇。硬件原理圖如圖281所示。本測驗希望的結果是：按下按鍵，LED有相應的反應。 module kled(k,led)。 //定義寄存器reg[7:0] buffer_r。b11111110: led_r r=839。b11111100。 //是鍵K3，則給寄存器賦值0xf8839。b11111111。 將Altera ByteBlasterII下載電纜的兩端分別接到PC機的打印機并口和實驗板的JTAG下載口上，打開電源，執(zhí)行下載命令，把程序下載到FPGA器件中。 26第4章 結論第4章 結論本文主要介紹了FPGA實驗板的制作。為了達到此目標，本開發(fā)板在FPGA最小系統(tǒng)的基礎上，設計了存儲器、數(shù)據配置、復位、實時時鐘、I/O口分配、擴展接口、獨立按鍵及LED、液晶顯示、數(shù)碼管顯示、蜂鳴器和電源電路等。所以經過綜合考慮后，開發(fā)板最終設計為以EP1C6Q240C8為主，僅留有存儲器、數(shù)據配置、復位、實時時鐘、I/O口分配、擴展接口、獨立按鍵及LED、液晶顯示、數(shù)碼管顯示、蜂鳴器和電源電路。為了更好得檢測制作好的電路板，我們還得編寫多點的程序，對電路板進行更加全面的測試。從開題到找資料，再到初、中期檢查的準備、論文的撰寫以及設計中遇到的其他問題，他都給以了我悉心的指導。總之，為了制作一個完美的實驗板，還有更多的工作等著我們深入去做。而像LED點陣、RS串口、RS接口、USB接口、VGA接口、PS/2鍵盤鼠標接口、串行D/A、A/D等電路則可以通過擴展接口電路以后再擴展。本文最初的設想中所選的核心器件為EP1C6Q240C8，再配以設計了存儲器、數(shù)據配置、復位、實時時鐘、I/O口分配、擴展接口、獨立按鍵及LED、液晶顯示、數(shù)碼管顯示、蜂鳴器和電源、LED點陣、RS串口、RS接口、USB接口、VGA接口、PS/2鍵盤鼠標接口、串行D/A、A/D等電路。一個出廠后的成品FPGA的邏輯塊和連接可以按照設計者而改變，F(xiàn)PGA可以完成所需要的邏輯功能。