【正文】 多媒體設(shè)備等 [1]。 同樣在和上位機(jī) PC 之間的數(shù)據(jù)傳輸問(wèn)題上， 有大量的 傳統(tǒng)的數(shù)據(jù) 傳輸電路 ， 而藍(lán)牙 數(shù)據(jù)傳輸則實(shí)現(xiàn)了無(wú)線(xiàn)傳輸。借助于大規(guī)模集成的可編程邏輯器件和搞笑的設(shè)計(jì)軟件，用戶(hù)不僅可通過(guò)直接對(duì)芯片結(jié)構(gòu)的設(shè)計(jì)實(shí)現(xiàn)多種數(shù)字邏輯系統(tǒng)功能，而且由于管腳定義的靈活性，大大減輕了電路圖設(shè)計(jì)和電路板設(shè)計(jì)的工作量和難度；同時(shí)，這種基于可編程邏輯器件芯片的設(shè)計(jì)大大減 少了系統(tǒng)芯片的數(shù)量，縮小了系統(tǒng)的體積，提高了系統(tǒng)的可靠性 [23]。 1998 年 5 月，愛(ài)立信、諾基亞、東芝、 IBM 和英特爾公司等五家著名廠(chǎng)商，在聯(lián)合開(kāi)展短程無(wú)線(xiàn)通信技術(shù)的標(biāo)準(zhǔn)化活動(dòng)時(shí)提出了藍(lán)牙技術(shù)，其宗旨是提供一 種短距離、低成本的無(wú)線(xiàn)傳輸應(yīng)用技術(shù)。在這些數(shù)據(jù)采集系統(tǒng)中訪(fǎng)問(wèn)裝置數(shù)據(jù)源是必須的功能，數(shù)據(jù)采集系統(tǒng)是工業(yè)控制和監(jiān)控系統(tǒng)的核心和基礎(chǔ) [4]。 可以預(yù)見(jiàn)，隨著大規(guī)模集成電路技術(shù)與計(jì)算機(jī)技術(shù)的發(fā)展，數(shù)據(jù)采集技術(shù)將在雷達(dá)、通信、水聲、遙感、地質(zhì)勘探、無(wú)損監(jiān)測(cè)、語(yǔ)音處理、智能儀器、工業(yè)自動(dòng)控制以及生物醫(yī)學(xué)工程眾多領(lǐng)域 發(fā)揮更大的作用 。 信息采集模塊是存儲(chǔ)測(cè)試中的重要環(huán)節(jié)，關(guān)系著獲取信息的質(zhì)量和采集測(cè)試的精度。 主控制模塊由 FPGA 及其外圍電路組成。 系統(tǒng)的整體結(jié)構(gòu) 系統(tǒng)的整體結(jié)構(gòu)如圖 22 所示 。 圖 25 數(shù)據(jù)傳輸仿真洛陽(yáng)理工學(xué)院畢業(yè)設(shè)計(jì)（論文） 8 第 3 章 溫度傳感器模塊 溫度 傳感器型號(hào) 1. 接觸式溫度傳感器 接觸式溫度傳感器的檢測(cè)部分與被測(cè)對(duì)象有良好的接觸，又稱(chēng) 溫度計(jì) 。但對(duì)于運(yùn)動(dòng)體、小目標(biāo)或熱容量很小的對(duì)象則會(huì)產(chǎn)生較大的 測(cè)量誤差 ，常用的溫度計(jì)有 雙金屬溫度計(jì) 、 玻璃液體溫度計(jì) 、 壓力式溫度計(jì) 、 電阻溫度計(jì) 、熱敏電阻和 溫差電 偶 等。低溫溫度計(jì)要求感溫元件體積小、準(zhǔn)確度高、復(fù)現(xiàn)性和穩(wěn)定性好。常用的非接觸式測(cè)溫儀表基于黑體輻射的基本定律，稱(chēng)為輻射測(cè)溫儀表。如欲測(cè)定物體的真實(shí)溫度，則必須進(jìn)行材料表面發(fā)射率的修正。對(duì)于固體表面溫度自動(dòng)測(cè)量和控制，可以采用附加的反射鏡使與被測(cè)表面一起組成黑體空腔。球中心附近被測(cè)表面的漫射輻射能受半球鏡反射回到表面而形成附加輻射，從而提高有效發(fā)射系數(shù)式中 ε 為材料表面發(fā)射率， ρ為反射鏡的反射率。 非接觸測(cè)溫優(yōu)點(diǎn)：測(cè)量上限不受感溫元件耐溫程度的限制，因而對(duì)最高可測(cè)溫度原則上沒(méi)有限制。集成模擬溫度傳感器與之相比，具有靈敏度高、 線(xiàn)性度 好、響應(yīng)速度 快等優(yōu)點(diǎn)，而且它還將 驅(qū)動(dòng)電路 、信號(hào)處理電路以及必要的邏輯控制電路集成在單片 IC 上，有實(shí)際尺寸小、使用方便等優(yōu)點(diǎn)。 4. 邏輯輸出型溫度傳感器 在許多應(yīng)用中，我們并不需要嚴(yán)格測(cè)量溫度值，只關(guān)心溫度是否超出了一個(gè)設(shè)定范圍，一旦溫度超出所規(guī)定的范圍，則發(fā)出報(bào)警信號(hào)，啟動(dòng)或洛陽(yáng)理工學(xué)院畢業(yè)設(shè)計(jì)（論文） 10 關(guān)閉 風(fēng)扇 、 空調(diào) 、 加熱器 或其它控制設(shè)備，此時(shí)可選用邏輯輸出式溫度傳感器。 5. 數(shù)字式溫度傳感器 (1) MAX6575/76/77 數(shù)字溫度傳感器 。為了滿(mǎn)足各種不同的檢測(cè)和控制任務(wù)的需要，大量結(jié)構(gòu)不同、性能各異的 A/D 轉(zhuǎn)換電路應(yīng)運(yùn)而生。這種結(jié)構(gòu) ADC 的所有位同時(shí)轉(zhuǎn)換，其轉(zhuǎn)換時(shí)間主要取決于比較器的開(kāi)關(guān)速 度、編碼器的傳輸時(shí)間延遲等。 2. 逐次逼近型 逐次逼近型 ADC 是應(yīng)用非常廣泛的模 /數(shù)轉(zhuǎn)換方法，它由比較器、 DIA轉(zhuǎn)換器、比較寄存器、時(shí)鐘發(fā)生器以及控制邏輯電路組成 。在高精度、快速 A/D 變換中應(yīng)用最為廣泛。與此同時(shí)，在此時(shí)間間隔內(nèi)利用計(jì)數(shù)器對(duì)時(shí)鐘脈沖進(jìn)行計(jì)數(shù)，根據(jù)時(shí)間間隔的值計(jì)算出模擬電壓的值，從而實(shí)現(xiàn) A/D 轉(zhuǎn)換。 4. 壓頻變換型 ADC 壓頻變換型 ADC 是先將輸入模擬信號(hào)的電壓轉(zhuǎn)換成頻率與其成正比的脈沖信號(hào)，然后在固 定的時(shí)間間隔內(nèi)對(duì)此脈沖信號(hào)進(jìn)行計(jì)數(shù)，計(jì)數(shù)結(jié)果正比于輸入模擬電壓信號(hào)的數(shù)字量。 ∑ △型 ADC 由兩部分組成，第一部分為模擬∑ △調(diào)制器，第二部分為數(shù)字抽取濾波器?？焖倬_的n 位轉(zhuǎn)換器分成兩段以上的子區(qū) (流水線(xiàn) )來(lái)完成。由于本系統(tǒng)傳感器測(cè)溫電路輸出端得電壓變化范圍在 ～ 2V 之間，因此選用 8 路 8 位逐次逼近型 A/D 轉(zhuǎn)換器ADC0809。 圖 42ADC0809 內(nèi)部邏輯結(jié)構(gòu) 圖中多路開(kāi)關(guān)可選通 8 個(gè)模擬通道，允許 8 路模擬量分時(shí)輸入，共用一個(gè) A/D 轉(zhuǎn)換器進(jìn)行轉(zhuǎn)換，這是一種經(jīng)濟(jì)的多路數(shù)據(jù)采集方法。 START 上升沿時(shí)，復(fù)位 ADC0809；START 下降沿時(shí)啟動(dòng)芯片，開(kāi) 始進(jìn)行 A/D 轉(zhuǎn)換；在 A/D 轉(zhuǎn)換期間，START 應(yīng)保持低電平 4. A、 B、 C—— 地址線(xiàn)。通常使用頻率為 500KHz 的時(shí)鐘信號(hào) 6. EOC—— 轉(zhuǎn)換結(jié)束信號(hào)。 D0 為最低位， D7 為最高 8. OE—— 輸出允許信號(hào)。 d[ 7. .0]clkeocalestartoeclk nq[ 7. .0]adc 0809ins t 圖 43ADC0809 模塊設(shè)計(jì) 在 Quartus II 軟件上用 VerilogHDL 語(yǔ)言編寫(xiě) ADC0809，然后仿真，仿真結(jié)果如下圖 44 所示。 圖 46FIFO 波形仿真 洛陽(yáng)理工學(xué)院畢業(yè)設(shè)計(jì)（論文） 18 第 5 章 FPGA 可編程邏輯器件 FPGA 器件信 息 本設(shè)計(jì)由于需要用到大量的控制信號(hào)，而且又是以計(jì)算機(jī)為平臺(tái)，所以系統(tǒng)中有大量的數(shù)字邏輯電路。下面介紹一下它的結(jié)構(gòu)、特點(diǎn)以及設(shè)計(jì)方法 [ 10]。由于其內(nèi)部結(jié)構(gòu)的不同，目前應(yīng)用較廣泛的有 CPLD 和 FPGA。 4. Altera 公司 該公司生 產(chǎn) FPGA 和 EPLD，常用芯片為 EPLD7000系列產(chǎn)品 7128 和 FPGA10K 系列產(chǎn)品 10K10 5. Lattice 公司 介紹 Lattice 是 ISP（在線(xiàn)可編程）技術(shù)的發(fā)明者， ISP技術(shù)極大的促進(jìn)了 PLD 產(chǎn)品的發(fā)展， 80 年代和 90 年代初是其黃金時(shí)期，但很快被 Xilinx， Altera 超過(guò)。 目前 Lattice 公司在上海設(shè)有研發(fā)部門(mén) [11 12]。 FPGA 基本內(nèi)部構(gòu)造及功能分析 FPGA 是可編程邏輯器件，屬于特殊 ASIC 芯片的一類(lèi)，是在 PAL、 GAL 等可編程邏輯器件基礎(chǔ)上發(fā)展起來(lái)的。 可編程邏輯塊陣列 可配置邏輯模塊（ CLB）包含了 FPGA 的可編程邏輯。設(shè)計(jì)者可以利用一個(gè) CLB 產(chǎn)生簡(jiǎn)單的組合邏輯。因此這個(gè)優(yōu)點(diǎn)也導(dǎo)致了所做的設(shè)計(jì)在速度方面的全面下降 [15]。輸入緩沖器 B2 能夠被編程為不同的輸出閾值電壓。圖 52 示出了互連資源的可配置邏輯模塊（ CLB）結(jié)構(gòu)。 圖 52 互連資源 其他的路徑資源由經(jīng)緯連線(xiàn)所組成。這種傳遞新好方法的缺點(diǎn)是每一條通過(guò)某個(gè)開(kāi)關(guān)矩陣的路徑都會(huì)導(dǎo)致一個(gè)顯著的延時(shí)。對(duì)于條件苛刻的路徑邏輯，長(zhǎng)線(xiàn)確保不會(huì)產(chǎn)生顯著的延時(shí)。它工作于無(wú)需許可證的工業(yè)、科學(xué)與醫(yī)學(xué)頻段（ ISM），頻率范圍為 ，采用跳頻擴(kuò)頻技術(shù)（ FHSS），使用權(quán)向糾錯(cuò)編碼、 ARQ， TDD 和基帶協(xié)議。 藍(lán)牙優(yōu)缺點(diǎn) 與其他工作在相同頻段的系統(tǒng)相比，減少了射頻干擾，這使藍(lán)牙技術(shù)比其他系統(tǒng)更穩(wěn)定。在構(gòu)造個(gè)人區(qū) 域網(wǎng)絡(luò) 或無(wú)線(xiàn)傳感器網(wǎng)絡(luò)時(shí)， 也是一個(gè)候選技術(shù)。這是因?yàn)樵谳^大流量情況下的 MAC 層和TCP 流控機(jī)制的交互作用所致?；ゲ僮鞯倪h(yuǎn)端設(shè)備需要使用相 同的協(xié)議棧，不同的應(yīng)用需要不同的協(xié)議棧。設(shè)計(jì)協(xié)議和協(xié)議棧的主要原則是盡可能利用現(xiàn)有的各種高層協(xié)議，保證現(xiàn)有協(xié)議與藍(lán)牙技術(shù)的融合以及各種應(yīng)用之間的互操作，充分利用兼容藍(lán)牙技術(shù)規(guī)范的軟硬件系統(tǒng)。 藍(lán)牙核心 協(xié)議由 SIG 制定的藍(lán)牙專(zhuān)用協(xié)議組成。該模塊包括基帶控制器，無(wú)線(xiàn)收發(fā)器，閃存等部件，可提供髙至 HCI（主機(jī)控制接口）層得 功能。其最大 TXamp。利用 Radio ASIC 可完成信號(hào)的調(diào)制和解調(diào)；而在環(huán)路濾波器（ Loop Filter）、壓控振蕩器（ VCO） 和 Radio ASIC 構(gòu)成的鎖相環(huán)中，可以濾除 Radio ASIC 輸出中誤差電壓的高頻成分和噪聲，從而保證環(huán)路所要求的性能，增加系統(tǒng)的穩(wěn)定性；交換控制器（ Switch） 的作用是協(xié)調(diào)接收器（ RX）和發(fā)送器（ TX）的工作，以保證藍(lán)牙的全雙工傳輸。其功 能包括： (1)CVSD 語(yǔ)音編碼。 (5)數(shù)據(jù)擾碼。藍(lán)牙固件包括鏈路管理器（ Link Manager）和主機(jī)控制接口（ HCI） 。 藍(lán)牙芯片接口和主要管腳介紹 ROK 101 007 與主機(jī)或其他設(shè)備互聯(lián)時(shí)，有 USB、 UART、和 PCM 語(yǔ)音接口等三種方式。 (2)Wake_up（ B4）， Detach（ C1）：專(zhuān)用于與筆記本電腦的互聯(lián) 。 (2)RTS(A6),CTS(B6):用于數(shù)據(jù)流控制?？紤]到編碼的健壯性，應(yīng)首先選擇 CVSD。在復(fù)位完成后，藍(lán)牙設(shè)備進(jìn)入待機(jī)模式。 (3)Write_Scan_Enable：（只用于從設(shè)備）該命令通過(guò)設(shè)置參數(shù) Scan Enable,可將藍(lán)牙設(shè)備置于查詢(xún)掃描或呼叫掃描模式。 每個(gè)應(yīng)答查詢(xún)消息的藍(lán)牙設(shè)備都返回一個(gè)查詢(xún)結(jié)果事件，以報(bào)告該設(shè)備的藍(lán)牙地址（ BD_ADDR） 、呼叫掃描模式（ Page_Scan_Mode） 等參數(shù)。當(dāng) LM 確定鏈接已經(jīng)建立起來(lái)時(shí)，建立鏈接的兩個(gè)藍(lán)牙設(shè)備的主控制器將分別向各自的主角發(fā)送鏈接完成事件指令（ Connecton_Complete_Event） 。它主要用于語(yǔ)音等實(shí)時(shí)信號(hào)的傳輸。 5. 斷開(kāi)連接（ Disconnect） 該指令主要用于終止現(xiàn)有鏈接，其指令參數(shù) Connection_Handle 主要用于決定要斷開(kāi)哪個(gè)連接。 一般而言 UART 和外界通訊只需要兩條信號(hào)線(xiàn) RXD 和 TXD，其中RXD 是 UART 的接 收端， TXD 是 UART 的發(fā)送端，接收與發(fā)送是全雙工形式。 圖 62RS232 電平轉(zhuǎn)換原理 異步通訊時(shí)， UART 發(fā)送／接收數(shù)據(jù)的傳輸格式如 表 61 所示，一個(gè)字符單位由開(kāi)始位、數(shù)據(jù)位、停止位組成。而 同時(shí)，接收方收到空號(hào)后，開(kāi)始與發(fā)送方同步，并期看收到隨后的數(shù)據(jù) C2 + Vc c C 1 + C2 C1 T1out T1in R1in R1out T2out T2in R2in R2out V+ GND V DGND DGND DGND 洛陽(yáng)理工學(xué)院畢業(yè)設(shè)計(jì)（論文） 31 3. 奇偶傳輸。異步通訊沒(méi)有可參照的時(shí)鐘信號(hào)，發(fā)送器可以隨時(shí)發(fā)送數(shù)據(jù)，任何時(shí)刻串 行數(shù)據(jù)到來(lái)時(shí)，接收器必須正確地發(fā)現(xiàn)起始位下降沿的出現(xiàn)時(shí)間，從而正確采樣數(shù)據(jù)。因此，需要在 RS232 與 FPGA連接之前用 MAX232 進(jìn)行電平轉(zhuǎn)換， MAX232 模塊圖如圖 64 所示 。每個(gè)數(shù)據(jù)有 16 個(gè)時(shí)鐘采樣，取中間的采樣值，以保證采樣不會(huì)滑碼或誤碼。 對(duì)應(yīng)的代碼如下： always (posedge clk) begin if(t==1639。d1。 t=1639。 end end UART 的測(cè)試模塊設(shè)計(jì) 由于對(duì) UART 的發(fā)送模塊進(jìn)行驗(yàn)證的需要，我們?cè)O(shè)計(jì) UART 的測(cè)試模塊進(jìn)行輸出的驗(yàn)證。當(dāng)時(shí)鐘為 256 個(gè)時(shí)， dataout 自動(dòng)加 1。b1。b0。 洛陽(yáng)理工學(xué)院畢業(yè)設(shè)計(jì)（論文） 36 p a rity m o d e B 0 Param e te r V aluec lkdat ain[ 7. .0]wrs igidletxuart txins t3 圖 610UART 發(fā)送模塊功能 為驗(yàn)證其功能的正確性設(shè)計(jì)如下圖 611 的連接圖。d0: begin tx=139。 t=t+839。 presult=datain[0]^paritymode。d1。d0。 p a r it y m o d e B 0 P a r a m e te r V a lu ec lkrxda t ao ut [ 7. . 0]rd s igda t ae rro rf ra m ee rro rua rt rxins t 2 圖 613 UART 接收模塊功能 為驗(yàn)證其功能的正確性設(shè)計(jì)如下圖 614 的連接圖。b0。b1。b1。 end 839。 idle=139。 洛陽(yáng)理工學(xué)院畢業(yè)設(shè)計(jì)（論文） 37 圖 612UART 發(fā)送模塊仿真 其主要的功能實(shí)現(xiàn)代碼是如下： always (posedge clk) begin if(send==139。d1。d0。d1。 clk dat aout [7. .0]wrs igtes tuartins t 圖 68UART 測(cè)試模塊 對(duì)應(yīng)功能圖的仿真圖如下 69 圖所示。 end else begin