【正文】 : OUT STD_LOGIC。 SIGNAL q : STD_LOGIC_vector(4 downto 0)。139。 IF p=0 then e=39。 end if。 if q=1 then rs=39。 長(zhǎng)沙學(xué)院畢業(yè)設(shè)計(jì) (論文 ) 25 D=00111000。 rw=39。 if q=3 then rs=39。 D=00001110。 rw=39。 if q=5 then rs=39。 if p=1 then t=t+1。 // 第二行首地址 // when 10=D=10010100。 if q5 then // 寫數(shù)據(jù) // rs=39。 if t=1 then // 寫第一行 // case q is when 00110=D=a0。 when 01010=D=a4。 長(zhǎng)沙學(xué)院畢業(yè)設(shè)計(jì) (論文 ) 26 when 01110=D=a8。 when 10010=D=ac。 when 10110=D=ag。 when others =D=00100000。 when 00111=D=b1。 when 01011=D=b5。 when 01111=D=b9。 when 10011=D=bd。 when 10111=D=bh。 end case。 when 01000=D=c2。 when 01100=D=c6。 when 10000=D=ca。 when 10100=D=ce。 when 11000=D=ci。 end if。 when 01001=D=f3。 when 01101=D=f7。 when 01011=D=f5。 when 00111=D=f1。 when others =D=00100000。 when 10110=D=cg。 when 10010=D=cc。 when 01110=D=c8。 when 01010=D=c4。 if t=3 then // 寫第三行 // case q is when 00110=D=c0。 when 11001=D=bj。 when 10101=D=bf。 when 10001=D=bb。 when 01101=D=b7。 when 01001=D=b3。 end if。 when 11000=D=ai。 when 10100=D=ae。 when 10000=D=aa。 when 01100=D=a6。 when 01000=D=a2。 rw=39。 // 第四行首地址 // end case。 case t is when 00=D=10000000。 rw=39。 D=00000110。 if q=4 then rs=39。 rw=39。 D=00000001。 if q=2 then rs=39。 rw=39。039。 elsif p=1 then if q=25 then q=00011。 else p=p+1。 BEGIN PROCESS (clk) BEGIN IF (clk39。 END lcd。 b0,b1,b2,b3,b4,b5,b6,b7,b8,b9,ba,bb,bc,bd,be,bf,bg,bh,bi,bj : IN STD_LOGIC_vector(7downto0)。 USE 。使用 VHDL 語(yǔ)言、 Quartus 軟件，實(shí)現(xiàn)了軟件的設(shè)計(jì)制作?；?Flash 的 FPGA 可以提供加密、低功耗、上電工作、可重復(fù)編程的方案。 系統(tǒng)程序 仿真 如下圖所示為系統(tǒng)的時(shí)序仿真圖，其中當(dāng) start=’ 1’ 時(shí)進(jìn)行計(jì)費(fèi)， fin 為公里脈沖， stop 為等待信號(hào)。根據(jù)不同的需求輸出有 1Hz（給時(shí)鐘和加減等）、 2 Hz、 4 Hz、 15 Hz（按鍵掃描）、 61 Hz（再返回用來(lái)輸出標(biāo)準(zhǔn)的1Hz）、 2k Hz( 給 BCD 碼轉(zhuǎn)換模塊 )、 Hz（給步進(jìn)電機(jī)驅(qū)動(dòng)模塊）。 統(tǒng)計(jì) 模塊 圖 統(tǒng)計(jì)模塊 長(zhǎng)沙學(xué)院畢業(yè)設(shè)計(jì) (論文 ) 19 為讓司機(jī)更好的了解一天的營(yíng)運(yùn)額狀況，所以做了一個(gè)統(tǒng)計(jì)模塊，用來(lái)統(tǒng)計(jì)所接乘客總數(shù)和營(yíng)運(yùn)額總數(shù)。 D_N 是白天和深夜的判別信號(hào)， D D D3 、 N N N3 分別代表白天起步費(fèi)、單位公里費(fèi)、10 公里后的單位公里費(fèi)、深夜起步費(fèi)、單位公里費(fèi)、 10 公里后的單位公里費(fèi)。 up 和 down 為加減鍵， clk 為加減的快慢頻率， ds 為起步費(fèi)輸出端給自動(dòng) 計(jì)費(fèi)模塊，它的初始值設(shè)為 +%=13 元，每次可以加減 元進(jìn)行設(shè)定，最大值為 元。 （ 10） DSHI：白天過(guò) 10 公里后加收費(fèi)設(shè)定模塊， up 和 down 為加減鍵， clk 為加減的快慢頻率， ds 為加收 50%后的每公里價(jià)格輸出端給自動(dòng)計(jì)費(fèi)模塊，它的初始值設(shè)為 元 /km，每次可以加減 元進(jìn)行設(shè)定，最大值為 元 /km。所以預(yù)設(shè)值為 5分鐘。 up 和 down 為加減鍵， clk 為加減的快慢頻率，只要按住加鍵后就會(huì)自動(dòng)加了， word 是顯示輸出端，經(jīng)過(guò)二進(jìn)制轉(zhuǎn) BCD 碼后就可以在界面上顯示。 （ 5） ZDJS：按鍵自動(dòng)加速模塊，按鍵自動(dòng)加速模塊是一個(gè)非常人性化的功能設(shè)定，通過(guò)自動(dòng)加速模塊可 以讓加減一開(kāi)始變化的慢，過(guò)了長(zhǎng)按 4秒后自動(dòng)變快，一方面使得快速調(diào)到某個(gè)數(shù)值，另一方面又可以精確定位到某個(gè)數(shù)值。 （ 2） CHELUN：車輪大小設(shè)定模塊， 在 小節(jié)中有詳細(xì)說(shuō)明。密碼輸入正確后 passout 會(huì)變?yōu)? 1 送到 set 模塊和 chelun 模塊，否則為 0，禁止設(shè)定。 計(jì)費(fèi)標(biāo)準(zhǔn)設(shè)定系統(tǒng) 由于受到油價(jià)影響，很多城市都推出了油價(jià)運(yùn)價(jià)聯(lián)動(dòng)機(jī)制。計(jì)時(shí)端則有兩位數(shù)字的 BCD 碼輸出，最大計(jì)時(shí) 99 分鐘。 圖 計(jì)程模塊 計(jì)程計(jì)時(shí)選通模塊 計(jì)程計(jì)時(shí)選通模塊如下圖 所示，通過(guò)速度比較器的輸出信號(hào)給計(jì)程計(jì)時(shí)選通模塊的選通端 sel就可 以識(shí)別現(xiàn)在是應(yīng)該要把計(jì)程的信號(hào)輸出給自動(dòng)計(jì)費(fèi)模塊還是把計(jì)時(shí)的信號(hào)輸出給自動(dòng)計(jì)費(fèi)模塊。輸出端 js60 送到顯示部分計(jì)數(shù)，每 1 分鐘一個(gè)上升沿， js 端送到計(jì)程計(jì)時(shí)選通模塊，默認(rèn)為每 5分鐘計(jì)為 1km 送出一個(gè)高電平 。當(dāng)車速低于 12km/h 時(shí) low 端為高電平，此時(shí)將進(jìn)入計(jì)時(shí)狀態(tài)，車速大于 12km/h 小于 180km/h 時(shí) low 端為低電平， high 端也為低電平，進(jìn)入計(jì)程狀態(tài)。速度還是按 照原來(lái)的 200 等分，即從 0km/h 到 200km/h 進(jìn)行調(diào)速，每次步進(jìn) 1km/h?，F(xiàn)在設(shè)車輪周長(zhǎng)為 1米，則只要給驅(qū)動(dòng)器一個(gè) 的頻率，于是得出 =，約為 200km/h。 （ 6）寫數(shù)據(jù) 表 寫 數(shù)據(jù) RS R/W DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 0 0 0 0 0 0 1 D C B RS R/W DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 0 0 0 0 0 0 0 1 1/D S RS R/W DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 0 0 1 A6 A5 A4 A3 A2 A1 A0 RS R/W DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 1 0 數(shù) 據(jù) 長(zhǎng)沙學(xué)院畢業(yè)設(shè)計(jì) (論文 ) 12 功能：根據(jù)最近設(shè)置的地址性質(zhì)，數(shù)據(jù)寫人 DDRAM 或 CGRAM 內(nèi)。 其中： 1/D =1；數(shù)據(jù)讀、寫操作后， AC 自動(dòng)增一； 1/D =0；數(shù)據(jù)讀、寫操作后， AC 自動(dòng)減一； S =1；數(shù)據(jù)讀、寫操作后，畫面平移； S =1；數(shù)據(jù)讀、寫操作后 ，畫面不動(dòng)。 （ 2）清屏 表 清屏 RS R/W DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 0 0 0 0 1 DL N F * * RS R/W DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 0 0 0 0 0 0 0 0 0 1 長(zhǎng)沙學(xué)院畢業(yè)設(shè)計(jì) (論文 ) 11 功能：清 DDRAM 和 AC 值。 MDLS 系列字符型 LCM 電路框圖如圖 所示。 LCM 由字符型液晶顯示屏（ LCD）、控制驅(qū)動(dòng)電路 HD44780 及其擴(kuò)展驅(qū)動(dòng)電路 HD44100 等組成，具有若干個(gè) 5x7 或 5x10 點(diǎn)陣組成的字符集，可顯示 192 種字符，還具有 64 個(gè)字節(jié)的自定義字符 RAM。按下計(jì)費(fèi)啟動(dòng)鍵后利用電容的瞬間充電過(guò)程來(lái)清零上一次的計(jì)費(fèi)數(shù)值，此后開(kāi)始自動(dòng)計(jì)費(fèi)，按下計(jì)費(fèi)停止鍵后計(jì)費(fèi)終止，統(tǒng)計(jì)模塊自動(dòng)執(zhí)行保存記錄。 總體框架設(shè)計(jì) 系統(tǒng)流程介紹：系統(tǒng)主要由電動(dòng)機(jī)驅(qū)動(dòng)模塊、 LCD 顯示模塊、計(jì)費(fèi)標(biāo)準(zhǔn)設(shè)定模塊、 自動(dòng)計(jì)費(fèi)模塊、統(tǒng)計(jì)模塊等組成。這些都暴露了傳統(tǒng)計(jì)費(fèi)器在靈活性和升級(jí)換代能力的天生不足 [8]。目前市場(chǎng)上使用的出租車計(jì)費(fèi)器主要采用的都是利用 MCU 如 89C51 單片機(jī)實(shí)現(xiàn)的計(jì)費(fèi)器設(shè)計(jì)，顯示方式上主要采用的是固定顯示內(nèi)容的 LED顯示。 （ 3） 選擇目標(biāo)芯片，具體芯片最好讓編譯器根據(jù)工程設(shè)計(jì)的實(shí)際情況自動(dòng)選擇。 開(kāi)發(fā)軟件 QuartusII 簡(jiǎn)介 Quartus II 是 Altera 公司推出的 CPLD/F[GA 開(kāi)發(fā)工具， Quartus II 提供了完全集成且與電路結(jié)構(gòu)無(wú)關(guān)的開(kāi)發(fā)包環(huán)境，具有數(shù)字邏輯設(shè)計(jì)的全部特性 。除了含有許多具有硬件特 長(zhǎng)沙學(xué)院畢業(yè)設(shè)計(jì) (論文 ) 5 征的語(yǔ)句外， VHDL 的語(yǔ)言形式和描述風(fēng)格與句法是十分類似于一般的計(jì)算機(jī)高級(jí)語(yǔ)言。 1993 年， IEEE 對(duì) VHDL 進(jìn)行了修訂，從更