【正文】 23 FFT 變換可以將時(shí)域信號變成頻域信號，便于分析信號特征，而且， FFT 結(jié)果可以將頻譜提取出來。每一個(gè)點(diǎn)就對應(yīng)著一個(gè)頻率點(diǎn)。而每個(gè)點(diǎn)的相位呢，就是在該頻率下的信號的相位。 1024Hz 的采樣率采樣 1024點(diǎn)，剛好是 1 秒，也就是說，采樣 1 秒時(shí)間的信號并做 FFT，則結(jié)果可以分析到1Hz，如果采樣 2 秒時(shí)間的信號并做 FFT，則結(jié)果可以分析到 。根據(jù)以上的結(jié)果，就可以計(jì)算出 n 點(diǎn)（ n≠1，且 n=N/2）對應(yīng)的信號的表達(dá)式為： An/(N/2)*cos(2*pi*Fn*t+Pn)，即 2*An/N*cos(2*pi*Fn*t+Pn)。解決這個(gè)問題的方法有頻率細(xì)分法，比較簡單的方法是采樣比較短時(shí)間的信號，然后在后面補(bǔ)充一定數(shù)量的 0，使其長度達(dá)到需要的點(diǎn)數(shù)，再做 FFT，這在一定程度上能夠提高頻率分辨力。 NiosII 嵌入式處理器是 FPGA 生產(chǎn)廠商 Althera 推出的軟核 CPU，它是一種面向用戶的、可靈活定制的通用 RISC 嵌入式 CPU。由于軟件直接控制硬件，所以編譯過后的軟件調(diào)試工作，基本上都是軟硬件協(xié)同完成的。 作為一個(gè)本科生的畢業(yè)設(shè)計(jì)，由于經(jīng)驗(yàn)的匱乏，難免有許多考慮不周全的地方，如果沒有導(dǎo)師的督促指導(dǎo)，以及一起工作的同學(xué)們的支持，想要完成這個(gè)設(shè)計(jì)是難以想象的。在本次設(shè)計(jì)中，如果沒有老師和同學(xué)的幫助，我的畢業(yè)設(shè)計(jì)是不可能順利完成的 ，另外，我還要感謝那些曾給我授過課的每一位老師，是你們教會我專業(yè)知識。 int INPUT[SAMPLENUMBER],DATA[SAMPLENUMBER]。 long int FFT_dat[SAMPLENUMBER]。iSAMPLENUMBER。 W_sc[i]=(cos_tab[i]16)+sin_tab[i]。i++ ) { DATA[i]=w[i]。 Reverse_Order(fWaveR)。 } /************** FFT 運(yùn)算 *******************/ for ( L=1。 while ( i0 ) { b=b*2。j++ ) /* for (2) */ { p=1。 i。k=k+2*b ) //蝶形運(yùn)算 { TI=FFT_dat[k]。iSAMPLENUMBER。0x0000ffff。 } } void InitForFFT() { int i。 cos_tab[i]=cos(PI*2*i/SAMPLENUMBER)。 unsigned int BIT_MAP[16]={0}。i++) //輸入數(shù)組存儲 { data_temp[i]=data[i]。 BIT_MAP[BIT_MAX]=BIT_TEMP。i++) { BIT_sum=0。BIT_MAP[k])!=0) //二進(jìn)制相應(yīng)位是否為 39。 } } 。 BIT_sum+=BIT_MAP[BIT_MAXk2]。kBIT_MAX。 } for(i=0。SAMPLENUMBER)!=SAMPLENUMBER) //計(jì)算 FFT運(yùn)算的最大位數(shù) { BIT_TEMP=0X0001。 for(i=0。 unsigned int BIT_TEMP=0X0001,BIT_sum=0。iSAMPLENUMBER。iSAMPLENUMBER/2。0x0000FFFF。 //X[k]=X[k]+Wn*X[k+b] FFT_dat[k+b]=TIp(FFT_dat[k+b] ， W_sc[p])。//旋轉(zhuǎn)因子存儲位置計(jì)算 for ( k=j。 while ( i0 ) /* p=pow(2,7L)*j。 } // 結(jié)點(diǎn)間的距離第 L 級為 b=2^(L1)并且第 L 級共 b 個(gè)旋轉(zhuǎn)因子 for ( j=0。L++ ) //級數(shù)循環(huán) { /* for(1) */ b=1。iSAMPLENUMBER。 int i,j,k,b,p,L。 for ( i=0。 fWaveI[i]=0。 InitForFFT()。 int sin_tab[SAMPLENUMBER],cos_tab[SAMPLENUMBER]。 void FFT(int dataR[SAMPLENUMBER],int dataI[SAMPLENUMBER])。在我做畢業(yè)設(shè)計(jì)的每個(gè)階段，從查閱資料到設(shè)計(jì)方 案的確定和 定稿的完成張老師都 給予了我悉心的指導(dǎo)。 同時(shí)也起到了硬件加速的作用。在需要 使用大量 FFT 算法的場合，可以根據(jù)用戶的需要，定制專門的 FFT 處理器硬件和定制一些諸如復(fù)數(shù)乘法或復(fù)數(shù)加法等傳統(tǒng)運(yùn)算指令， 同時(shí)也可以自定義外設(shè)將其做為 avalon 總線上的一個(gè)設(shè)備 CPU 以外設(shè)的形式調(diào)用這個(gè)設(shè)備。 25 結(jié)論 畢業(yè)設(shè)計(jì)是本科學(xué)習(xí)階段一次非常難得的理論與實(shí)際相結(jié)合的機(jī)會，通過這次比較完整的給排水系統(tǒng)設(shè)計(jì)，我擺脫了單純的理論知識學(xué)習(xí)狀態(tài)，和實(shí)際設(shè)計(jì)的結(jié)合鍛煉了我的綜合運(yùn)用所學(xué)的專業(yè)基礎(chǔ)知識，解決實(shí)際工程問題的能力，同時(shí)也提高我查閱文獻(xiàn)資料、設(shè)計(jì)手冊、設(shè)計(jì)規(guī)范以及電腦制圖等其他專業(yè)能力水平，而且通過對整體的掌控，對局部的取舍，以及對細(xì)節(jié)的斟酌處理，都使我的能力得到了鍛煉，經(jīng)驗(yàn)得到了豐富，并且意志品質(zhì)力，抗壓能力及耐力也都得到了不同程度的提升。 由于 FFT 結(jié)果的對稱性，通常我們只使用前半部分的結(jié)果，即小于采樣頻率一半的結(jié)果。頻率分辨率和采樣時(shí)間是倒數(shù) 關(guān)系。例如某點(diǎn) n所表示的頻率為： Fn=(n1)*Fs/N。具體跟原始信號的幅度有什么關(guān)系呢？假設(shè)原始信號的峰值為 A，那么 FFT 結(jié)果的每個(gè)點(diǎn)（除了第一個(gè)點(diǎn)直流分量之外）的模值就是 A 的N/2 倍。 5． 2 FFT 相關(guān)的數(shù)值分析及計(jì)算 假設(shè)采樣頻率為 Fs，信號頻率 F，采樣點(diǎn)數(shù)為 N。輸入值為 50 45j? ，旋轉(zhuǎn)因子 391 2 12 5 6 / je j ??? ? ? 時(shí)的仿真波形如下圖所示： 圖 旋轉(zhuǎn)因子復(fù)數(shù)乘法器仿真圖 從理論上所計(jì)算的結(jié)果應(yīng)為： ? ? ? ? ? ?95 0 4 5 5 0 4 5 1 2 1 3 9 / 2 5 6jj e j j?? ? ? ? ? ?42 95 73 95 / 25 6 16 28jj? ? ? ? 圖 ，在 Waveform Editor 中加入輸入激勵(lì)后得到的仿真波形，其中 clk 是時(shí)鐘信號， x_in 和 y_in 分別是輸入數(shù)據(jù)的實(shí)部與虛部，這里輸入為 j4550? ，所以所加輸入 激勵(lì)為 x_in=50、 y_in=45。 圖 FFT運(yùn)算的程序流程圖 4． 4 本章小結(jié) 本章主要介紹了 FFT的實(shí)現(xiàn)方法，用編程語言 C語言的方法闡述了 FFT的原理，并祥細(xì)介紹了 FFT的核心蝶形運(yùn)算及復(fù)數(shù)乘法器的 DSP Bulder的實(shí)現(xiàn)方法。分別單擊轉(zhuǎn)換按鈕 1Convert和綜合按鈕2Synthesis即可將其轉(zhuǎn)換成標(biāo)準(zhǔn)的 VHDL語言。模塊的核心部件為 plex product復(fù)數(shù)乘法模塊，它的功能是完成 在這個(gè)設(shè)計(jì)中， 復(fù)數(shù)乘法的運(yùn)算。 Datareal 、 DataImag 、 DatbReal 、 Dathlmag 是 一 個(gè) 總 線 位 轉(zhuǎn) 換 模 塊 ；BusConeatenation是總線復(fù)合模塊。在系統(tǒng)設(shè)計(jì)中，利用 MATLAB、 DSP Builder或者 VHDL設(shè)計(jì)并生成復(fù)數(shù)乘法器、整數(shù)乘法器、浮點(diǎn)乘法器等硬件 模塊。 利用 DSP Builder生成復(fù)數(shù)乘法模塊使用 DSP Builder在 FPGA上進(jìn)行 DSP模塊的設(shè)計(jì)，可實(shí)現(xiàn)高速 DSP處理。139。 //倒序后的數(shù)據(jù) for(k=0。 //存儲二進(jìn)制相應(yīng)位 數(shù) 求 FFT 運(yùn)算的最大位數(shù) N 存儲 N 個(gè)二進(jìn)制數(shù) 判斷出相應(yīng)位是否為‘１’ ｎ＜Ｎ 將二進(jìn)制數(shù)組中的數(shù)據(jù)倒序并累加記錄 取數(shù) N Y N Y 19 BIT_MAX++。 圖 位倒序的程序流程 位倒序的程序如下： while((BIT_TEMPamp。 位倒序?qū)崿F(xiàn)： （ 1） DSP實(shí)現(xiàn)采用位倒序?qū)ぶ? （ 2）通用計(jì)算機(jī)實(shí)現(xiàn)可以有兩個(gè)方法：一是嚴(yán)格按照位倒序含義進(jìn)行；二是倒進(jìn)位的加 N/2。 為滿足原位運(yùn)算，輸入或輸出必有一個(gè)是倒位序。 圖 整體流程圖 4． 1 位運(yùn)算 由于輸入序列按時(shí)間序位的奇偶抽取，故輸入序列是混序的，為此需要先進(jìn)行混序處理。 15 3． 3 本章小結(jié) 本章從硬件的選型，到原理圖進(jìn)行了祥細(xì)的說明，同時(shí)對 NIOS II軟核的配置進(jìn)行了介紹，實(shí)現(xiàn)整體硬件電路平臺的搭建，后來軟件程序的設(shè)計(jì)提供了硬件基礎(chǔ)。其控制引腳的配置如下圖所示?，F(xiàn)在還不能配置，需要 SDRAM和 FLASH設(shè)置好以后才能修改這里。這里給我們提供了三種類型， Nios II/e占用資源最少 600800LEs，功能也最簡單，速度最慢。 12 圖 LCD12864電路 ADC轉(zhuǎn)換器的選擇 系統(tǒng)中 ADC 轉(zhuǎn)換器用的 TI 公司的 12 位 AD 轉(zhuǎn)換器 ADS805，具有 20MHz的動態(tài)范圍，其引腳兼容 ADS804 與 ADS803。 對于 LCD而言，需要清楚的了解驅(qū)動控制 IC的顯存與 LCD上的對應(yīng)關(guān)系，LCD的顯存中存在 8（ page） *8+1行，即 65行， s0s131，即 132列，而液晶叧有 64*128個(gè)點(diǎn)。 SDRAM采用的是 HY57V641620芯片，該芯片具有 64M的存儲容量， FLASH采用的是 28F640芯片該芯片具有 8M的存儲容量。 3． 1 系統(tǒng)硬件電路的設(shè)計(jì) 系統(tǒng)的硬件主要包括了用于處理和控制運(yùn)算的主要芯片 FPGA；用于進(jìn)行數(shù)據(jù)存儲及程序存儲的存儲單元 SDROM 和 NOR FLASH； AD 轉(zhuǎn)換電路用于模數(shù)轉(zhuǎn)換；前置濾波電路用于抗混疊濾波；頻 譜顯示模塊 LCD 電路；控制模塊鍵盤電路組成。 NiosII IDE 是 NiosⅡ 系列嵌入式處理器主要軟件開發(fā)工具。 10 第 3 章 硬件設(shè)計(jì)及 NiosII 軟核的配置 由于系統(tǒng)采用的是 Altera 公司 NiosII 軟核處理器 ，該處理器 具有完全可定制特性、高性能、較低成本、易用性、適應(yīng)性等優(yōu)勢。 圖 N=8 的時(shí)間抽取 FFT 算法流圖 對于序列的長度 MN 2? 的 FFT，共有 M 級蝶形，每級由 N/2 個(gè)蝶形運(yùn)算組成，每個(gè)蝶形包括一次復(fù)乘、二次復(fù)加，則 M 級運(yùn)算的運(yùn)算量為 復(fù)數(shù)乘法： NNMN2log22 ??? 復(fù)數(shù)加法： NNMN 2lo g??? 由此可見， FFT算法