【正文】 轉(zhuǎn)換速率（擺率）控制電路的控制，使可高速或低速運行。 XC4000 系列采用分段互連資源，片內(nèi)連線按相對長度分長度線、雙長度線和長線三種。因此，利用雙長度線可使兩個相間（非相鄰）的 CLB 連接在一起。單長度線和長線之間的連接由位于線交叉處的可編程互連點所控制，雙長度線不與其它線相連。 Altera 的 Quartus II 提供了完整的多平臺 設(shè)計環(huán)境，能滿足各種特定設(shè)計的需要，也是單芯片可編程系統(tǒng)（ SOPC）設(shè)計的綜合環(huán)境和 SOPC 開發(fā)的基本設(shè)計工具，并為Altera DSP 開發(fā)包進行系統(tǒng)模型設(shè)計提供了集成綜合環(huán)境。編譯器包括的功能模塊有分析 /綜合器、適配器、裝配器、時序分析器、設(shè)計輔助模塊、 EDA 網(wǎng)表文件生成器、編輯數(shù)據(jù)接口等。 Altera 提供的 LPM函數(shù)均基于 ALtera 器件的機構(gòu)做了優(yōu)化設(shè)計。 Quartus II 允許來自第三方的 EDIF、 VQM 文件輸入，并提供了很多 EDA 軟件的接口。對于使用 HDL 說的設(shè)計，可以使用 Quartus II 帶有的 RTLViewer 觀察綜合后的 RTL 圖。 基于 FPGA 的脈沖寬度測量的總體設(shè)計 基本原理 根據(jù)設(shè)計要求，系統(tǒng)的輸入信號有：系統(tǒng)時鐘信號 CLK，系統(tǒng)復位信號 CLR，脈沖輸入信號 P_IN,計數(shù)輸出端。檢測模塊是整個系統(tǒng)的核心，它由計數(shù)模塊、控制模塊、計量模塊和譯碼顯示模塊構(gòu)成。 數(shù)字移相技術(shù) 下載 仿真 Timing Analyzer （時序分析器） 編程器 Assembler （編程文件匯編） Analysisamp。 如果要提高計時精度，就需要提高時鐘頻率，而時鐘頻率的提高又受制于器件性能，并給印制面板及加工帶來一定困難，如果要得到 ns 量級的測量精度，時鐘頻率則需達到 1GHz，這在實際工程應(yīng)用中應(yīng)用起來比較困難。假設(shè)時鐘信號 CLK0 的頻率為 f ，其周期則為 fT 1? ，四路時鐘對待測信號測量的計數(shù)值分別為 1N ， 2N ， 3N ， 4N ，則最后待測信號的測量值為： 4)(4 43214321 TNNNNTNNNNt ?????????? 式 (61) 通過式 (61)和圖 61 可以看出，時鐘信號 CLK0， CLK90， CLK180 和 CLK270 的每一個上升沿分別對應(yīng)于等效時鐘的一個上升沿，從而可以這樣表述：使用四路時鐘來測量 13 待測脈沖信號并將測量結(jié)果相加，等效于使用 4 倍頻的時鐘頻率 f4 的時鐘信號測量待測脈沖。 首先，利用 Quartus II 提供的鎖相環(huán)模塊（ PLL）生成四路一次相差 900相位的時鐘信號。綜合計數(shù)模塊原理圖如圖 63 所示。 i n c l kp u l s ew i d t h0 0 0 0 0 0 2 43 4 . 8 9 7 9 2 n s + 3 5 . 8 4 n s十 進 制 結(jié) 果3 6圖 64 仿真示例一 15 i n c l kp u l s ew i d t h 0 0 0 0 0 0 A 49 8 3 . 0 4 n s+ 1 6 3 . 8 4 n s十 進 制 結(jié) 果1 6 4圖 65 仿真示例二 i n c l kp u l s ew i d t h0 0 0 0 0 4 F B十 進 制 結(jié) 果1 2 7 5圖 66 仿真示例三 仿真示例的脈沖寬度設(shè)定值與仿真測量值在表 61 中詳細列出。當待測脈沖寬度變化時，只需根據(jù)脈沖寬度的可能上限更改計數(shù)器的位數(shù)，方便應(yīng)用于各種場合。╳╳老師對我專業(yè)知識和技能的培養(yǎng)，特別是硬件知識的掌握提供了巨大的幫助。 參考文獻 [1] 劉英 .脈寬的測量和參數(shù)分析 [J].電子信息對抗技術(shù) ,20xx,22(5):2327. [2] 梁勇 .EDA 技術(shù)教程 [M].北京：人民郵電出版社 ,20xx. [3] 吳大正 .信號與線性系統(tǒng)分析 [M].北京 :高等教育出版社 ,20xx. [4] 閻石 . 數(shù)字電子技術(shù)基礎(chǔ) (第四版 )[M].北京 :高等教育出版社 ,1998 . [5] 韓焱，張艷花，王康誼 .數(shù)字電子技術(shù)基礎(chǔ) [M].北京：電子工業(yè)出版社 ,20xx. [6] 樊昌信，曹麗娜 .通信原理 [M]. 北京：國防工業(yè)出版 ,20xx. [7] 李瑋 .示波器的使用與檢測技巧 [M]. 北京：化學工業(yè)出版社 .20xx. [8] 巨小寶 ,崔曉俊 ,山燕妮 .脈沖寬度測量新技術(shù) [J]. 電訊工程 ,1998,16(4):12. [9] 彭文竹 .基于 8253 的脈沖周期測量電路的設(shè)計及實現(xiàn) [J].現(xiàn)代計算 機 ,20xx,12(3):159160. [10] 路立平，杜峰，鹿曉力 .電脈沖寬度的數(shù)模混合測量法 [J].鄭州輕工業(yè)學院學報 (自 然科學版 ),20xx,18(4):14. [11] 劉竹琴，白澤生 . 一種基于單片機的數(shù)字頻率計的實現(xiàn) [J].現(xiàn)代電子技 術(shù) ,20xx,15(23):9091. [12] 穆蘭．單片微型計數(shù)機原理及接口技術(shù) [M].北京：機械工業(yè)出版社 ,1997. [13] 朱正為 .EDA 技術(shù)與應(yīng)用 [M].北京 :清華大學出版社 ,20xx. [14] 曾繁泰，陳美金． VHDL 程序設(shè)計 [M]．北京：清華大學出版社 ,20xx. [15] 郭照南 .電子技術(shù)與 EDA 技術(shù)課程設(shè)計 [M]．中南大學出版社 ,20xx. [16］陳立，王厚軍，田書林等．現(xiàn)代測試技術(shù) [M]．成都：電子科技大學出版社 ,20xx. [17] 潘松，黃繼業(yè) .EDA 技術(shù)實用教程 [M].北京 :科學出版社 ,20xx. [18] 褚振勇 .FPGA 設(shè)計及應(yīng)用 [M].西安 :西安電子科技大學出版社 ,20xx. [19] J R Armstrong,F G 設(shè)計表示和綜合 [M].李棕伯 ,王蓉暉譯 .北京 :機械 工業(yè)出版社 ,20xx. 。 感謝同宿舍的╳╳╳同學，在畢業(yè)設(shè)計期間，他不斷的通知我他的進度、與我分享心得、為我收集相關(guān)資料。 在此，首先要衷心感謝我的指導老師╳╳ 副教授。 表 61 脈沖寬度設(shè)定值與測量值 序號 脈沖寬度設(shè)定值 (ns) 脈沖寬度測量值 (ns) 1 35 36 2 163 164 3 1275 1274 總結(jié) 本文介紹的脈沖寬度精確測量方法，在直接脈沖計數(shù)法的基礎(chǔ)上采用數(shù)字移相技術(shù)來提高測量精度，并通過仿真驗證了設(shè)計思路，將脈沖寬度的測量精度提高到 ns 量級。 14 A D DC O U N T E RC O U N T E RC O U N T E RC O U N T E RA D DA D DC L K 0C L K 9 0C L K 1 8 0C L K 2 7 0c l o c kc l o c kc l o c kc l o c kI N P U TV C CI N P U TV C Cc l rp u l s ew i d t hO U T P U TAAABBBA + BA + BA + B圖 63 綜合計數(shù)模塊原理圖 由于計數(shù)時鐘信號的頻率為 250MHz，其周期 T 為 4ns，根據(jù)上面介紹的技術(shù)原理公式 (61)可知，脈沖寬度為 4321 NNNNt ???? ， 即加法器最后輸出的數(shù)值就是測量得到的脈沖寬度，單位為 ns. 測量方案仿真結(jié)果 為驗證設(shè)計，在 Quartus II 環(huán)境下選用 Stratix III 系列的 EP3SE50F484C2 芯片進行設(shè)計仿真。 圖 62 PLL 模塊 然后利用 Quartus II 提供的計數(shù)模塊（ COUNTER）產(chǎn)生四個計數(shù)模塊，分別由計數(shù)時鐘信號 CLK0， CLK90， CLK180 和 CLK270 驅(qū)動，在脈沖寬度內(nèi)進行計數(shù)。使用這一測量方法，在計數(shù)時鐘頻率為 250MHz 時，可得到時鐘頻率為 1GHz 的等效時鐘，從而使測量精度達到 ns 量級。測量原理如圖 61 所示。脈沖計數(shù)法就是在待測脈沖寬度內(nèi)對時鐘脈沖進行計數(shù)（一般是對時鐘的上升沿計數(shù)，下面的介紹以對上升沿進行計數(shù)為例），計數(shù)值 N 與時鐘周期 T 相乘就可以得到脈沖寬度的數(shù)值。圖 53 下排的流程框圖，是與上面的Quartus II 設(shè)計流程相對照的標準的 EDA 開發(fā)流程。最后由數(shù)碼管顯示脈沖的寬度。在仿真前，需要利用波形編輯器編輯一個波形激勵文件。在設(shè)計輸入之后， Quartus II 的編譯器將給出設(shè)計輸入的錯誤報告。例如各類片上存儲器、 DSP 模塊、 LVDS驅(qū)動器、 PLL 以及 SERDES 和 DDIO 電路模塊等。還可以通過選擇 Compiler Tools(tools 菜單 )，在