【正文】 se(case_expr) case_item_expr{case_item_expr} : statement ? ? [default : statement] endcase case 括號內(nèi)的表達(dá)式稱為控制表達(dá)式， case_item_expr括號內(nèi)的表達(dá)式為分支表達(dá)式。 default項可有可無，一個 case語句中只能有一個 default項。 （ 2） 非阻塞賦值（ nonblocking assignments） 非阻塞賦值有“ =”來完成，“非阻塞賦值”也有其賦值操作行為而得名：在一個時間步（ time step）的開始估計右端表達(dá)式的值，并在這個時間結(jié)束時用等式右邊的值更新取代左端表達(dá)式。 （ 3） 用多個 always塊分別對組合和時序邏輯建模。 第二步，寫邏輯表達(dá)式。 第六步，設(shè)計仿真。 第二步，將輸入變量和觸發(fā)器的各種取值組合，代入狀態(tài)方程和輸出方程，計算得到狀態(tài)轉(zhuǎn)換表。在（ n， k）分組碼中，若 督元是按線性關(guān)系相加而得到的，則稱其為線性分組碼。 監(jiān)督矩陣 H 式（ ）所示 (7,4)漢明碼的 3個監(jiān)督方程改寫后可用矩陣形式表示為 南京大學(xué)金陵學(xué)院 2021屆畢業(yè)設(shè)計（論文） 10 1 1 1 0 1 0 01 1 0 1 0 1 01 0 1 1 0 0 1?????? 6543210aaaaaaa??????????????????????= 000?????????? 并記為 TT OAH ?? H稱為監(jiān)督矩陣，一旦 H給定，信息位和監(jiān)督位之間的關(guān)系也就確定了。生成矩陣也可以分成 2部分，即 []kG I Q? 其中 1111 1 01 0 10 1 1TQp?????????? 伴隨式（校正子） S 設(shè)發(fā)送碼組 ],...,[ 0121 aaaaA nn ??? ,在傳輸過程中可能發(fā)生誤碼。幀頭 1010是在程序中直接給的。 代碼如下： 使能端的電平是否為高定平？ 輸入信息碼 a3a2a1a0 根據(jù) 信息碼，算出監(jiān)督位 b2b1b0 ready電平是否為高電平？ 輸出編好的漢明碼 結(jié)束 復(fù)位 1 1 1 0 1 0 01 1 0 1 0 1 01 0 1 1 0 0 1??????南京大學(xué)金陵學(xué)院 2021屆畢業(yè)設(shè)計（論文） 13 ham[3]=in[3]^in[2]^in[1]。 代碼如下： ham[0]=in[3]^in[2]^in[1]^in[0]^(in[3]^in[2]^in[1])^(in[3]^in[2]^in[0])^(in[3]^in[1]^in[0])。d1。 out=ham[439。 in_en:使能信號，高電平時允許工作。 ready:準(zhǔn)備輸出信號，高電平時表示輸出的信號有效。得出ham[3]=1^1^0=0。 因為 4個 1，所以奇偶校驗位 ham[0]=0,故 ham[11:0]=101011010100從圖中可以看出 ham存的 12位并行數(shù)據(jù)的確為 101011010100,。 先設(shè)置一個 4位移位寄存器，當(dāng)寄存器里的值時 1010時，便提取后面的七位數(shù)據(jù)位。 代碼的實現(xiàn)： ham[0]=in。 判斷奇偶校驗位是否正確。 339。b110:out=ham[6:3]^439。b1000。 clkt:計數(shù)器，用來控制何時輸入數(shù)據(jù)。 out:輸出信號，這里輸出的是 12位串行信號。 wire A； Module1（ .out(A)） 。 in_en:使能信號，高電平時允許工作。 ready:準(zhǔn)備輸出信號，高電平時表示輸出的信號有效。 南京大學(xué)金陵學(xué)院 2021屆畢業(yè)設(shè)計（論文） 18 結(jié)束語 南京大學(xué)金陵學(xué)院 2021屆畢業(yè)設(shè)計（論文） 19 這個課題用的是 verilog語言寫的，由于我以前沒學(xué)過。 在程序?qū)懞煤螅幾g成功后，但是波形就是不能正確的添加波形，姜老師提示說是優(yōu)化問題，我回去網(wǎng)上查了一下資料，了解到在 ，不能將波形加到 wave中的原因有兩種： （ 1）可能是開啟了優(yōu)化（就是把仿真 start stimulation時選中了 Enable Optimization復(fù)選框，只要把勾點掉就行。 南京大學(xué)金陵學(xué)院 2021屆畢業(yè)設(shè)計（論文） 20 致謝 本課題在選題及研究過程中得到 姜乃卓 老師的悉心指導(dǎo)。 在這份畢業(yè)論文即將完成之際，我的心情無法平靜，從開始進(jìn)入課題到論文的順利完成，有多少可敬的師長、同學(xué)、朋友給了我無言的幫助，在這里請接受我誠摯的謝意！ 南京大學(xué)金陵學(xué)院 2021屆畢業(yè)設(shè)計（論文） 21 參考文獻(xiàn) [1] 江國強 ,數(shù)字系統(tǒng)的 Verilog HDL設(shè)計 ,北京：機械工業(yè)出版社， . [2] 徐家愷，沈慶宏，阮雅端 ,通信原理教程 ,北京：科學(xué)出版社， 2021. [3] 田耘，徐文波，張延偉 , 無線通信 FPGA設(shè)計 ,北京：電子工業(yè)出版社， . [4] 王鈿 ,卓興旺 , 基于 Verilog HDL的數(shù)字系統(tǒng)應(yīng)用設(shè)計 ,北京：國防工業(yè)出版社， . [5] William Stallings , 數(shù)據(jù)與計算機通信 ,北京：電子工業(yè)出版社 ,2021,8. 南京大學(xué)金陵學(xué)院 2021屆畢業(yè)設(shè)計（論文） 22 附錄 編碼 1. 編碼的程序 ： module hammingencode(clk,in,rst,in_en,ready,out)。 reg out,ready。d0。 ham[11:8]=439。 ham[2]=in[3]^in[2]^in[0]。d0。 ready=1。d11count]。 reg rst,clk,in_en。 30 rst=1。 20 南京大學(xué)金陵學(xué)院 2021屆畢業(yè)設(shè)計（論文） 24 clk=139。d51) clkt=639。b0。d0。b0000。 639。d39: in=439。 input clk,rst,in_en,in。 南京大學(xué)金陵學(xué)院 2021屆畢業(yè)設(shè)計（論文） 25 reg[3:0] out。 always(posedge clk) begin if(in_en==1) begin if(rst==1) begin temp=439。 ready=139。b1。d0。 339。b110:out=ham[6:3]^439。b1000。b0。 S[0]=ham[6]^ham[4]^ham[3]^in。b0。 end end else begin ready=139。 end end end end endmodule 解碼的測試程序： module hammingarcode_tb。 initial begin 南京大學(xué)金陵學(xué)院 2021屆畢業(yè)設(shè)計（論文） 27 rst=0。b0。 end always(posedge clk) begin case(clkt) 539。 end 539。 end 539。 end 539。 end 539。 end 539。 end 539。 end 539。 end 539。 end 539。 end 539。 end 539。 end 539。 end 539。 end 539。 end 539。 end 539。 end 539。 end 539。 end 539。 end 南京大學(xué)金陵學(xué)院 2021屆畢業(yè)設(shè)計（論文） 28 539。 end 539。 end 539。 end 539。 end endcase end initial begin rst=139。 in=439。 endmodule 連接程序 ： module hammingenarcode(clk,in,rst,in_en)。 hammingarcode u_hammingarcode(.clk(clk),.in(out1),.rst(rst),.in_en(in_en),.ready(ready2),.out(out2))。 reg[5:0] clkt。 end initial begin clk=139。 forever 20 clk=~clk。 else clkt= 1clkt+1。d0。 end 南京大學(xué)金陵學(xué)院 2021屆畢業(yè)設(shè)計（論文） 30 always(clkt) case(clkt) 639。d13: in=439。b1110。 endcase hammingenarcode u_hammingenarcode(.clk(clk),.in(in),.rst(rst),.in_en(in_en))。d39: in=439。 639。b1001。d0。b0。d51)