數(shù)字電路及系統(tǒng)設(shè)計第9章(文件)
【正文】 ⑵ 求激勵方程和輸出方程。 存儲器和可編程 邏輯器件 總目錄 退出 退出 存儲器和可編程邏輯器件 ? 現(xiàn)場可編程邏輯陣列（ FPLA） ? 隨機(jī)存取存儲器 ? 存儲器容量的擴(kuò)展 ? PLD電路 ? 只讀存儲器 ? 可編程陣列邏輯（ PAL） ? 通用陣列邏輯（ GAL） 總目錄 半導(dǎo)體存儲器 只讀存儲器（ ROM） ROM的結(jié)構(gòu) 地址譯碼器存儲矩陣輸出緩沖器Dm －1D0W0W1W2 － 1nA0A1An － 1三態(tài)控制信息單元(字)存儲單元……………地址譯碼器W0W1W2W3R R R R輸出緩沖器D3D2D1D0D3D2D1D0三態(tài)控制存儲矩陣A1A0′ ′ ′ ′ROM的基本結(jié)構(gòu) 二極管 ROM的結(jié)構(gòu)圖 退出 1 目錄 總目錄 地址 數(shù)據(jù)A 1 A 0 D 3 D 2 D 1 D 00 0 1 0 0 10 1 0 1 1 11 0 1 1 1 01 1 0 1 0 1ROM的數(shù)據(jù)表 D3 = A1A0 + A1A0 D2 = A1A0 + A1A0 + A1A0 D1 = A1A0 + A1A0 D0 = A1A0 + A1A0 + A1A0 在二極管 ROM結(jié)構(gòu)中， W0=A1A0、 W1=A1A0、 W2=A1A0、 W3=A1A0， 因此： D3=W0+W2 D2=W1+W2+W3 D1=W1+W2 D0=W0+W1+W3 退出 目錄 總目錄 與陣列或陣列W0W1W2 － 1nDm －1D0………An －1A01W0W1W2W3D3D2D1D0A1A01與陣列或陣列⑵ ROM的陣列框圖 ⑴ ROM的陣列圖 退出 目錄 總目錄 字二進(jìn)制碼 格雷碼B 3 B 2 B 1 B 0 G 3 G 2 G 1 G 0W 0W 1W 3W 2W 4W 5W 6W 7W 8W 9W 10W 11W 12W 13W 14W 150 0 0 0 0 0 0 0000 0 1 0 0 0 10 1 0 0 0 1 1000000 1 1 0 0 1 01 0 0 0 1 1 01 0 1 0 1 1 11 1 0 0 1 0 11 1 1 0 1 0 0011111110 0 0 1 1 0 00 0 1 1 1 0 10 1 0 1 1 1 10 1 1 1 1 1 01 0 0 1 0 1 01 0 1 1
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1