【正文】 terrupt that can be masked? ? 防止在復(fù)位和初始化結(jié)束之前的時間里發(fā)生 NMI中斷 . (4) 使能全局中斷 復(fù)位 amp。 ? Method 2: Using assembly. 設(shè)置外部中斷的極性 編程 XIP的 3個方法 : ? Method 3: Using the GUI configuration tool. Note: The XIP 只影響 CPU的中斷事件，不影響 EDMA 事件 . 流水線與中斷的相互影響 ? 代碼并行與中斷不沖突 ? 3個操作或條件影響中斷或被中斷影響 ? 轉(zhuǎn)移指令 ? 存儲器阻塞 ? 多周期 NOP指令 轉(zhuǎn)移指令 ? 在任何 n～ n＋ 4執(zhí)行包內(nèi)包含轉(zhuǎn)移指令或者處在跳轉(zhuǎn)延遲期間，則非復(fù)位中斷被延遲 . 存儲器阻塞 ? 因為存儲器阻塞本身擴展了 CPU周期，所以存儲器阻塞延遲了中斷處理 多周期 NOP指令 ? 發(fā)生中斷時，多皺起 NOP指令操作同其它指令一樣 ? 例外的情況： ? 當(dāng)一個中斷引起廢除發(fā)生時，多周期 NOP指令恰好處在第一個周期 ? 這時，下一個執(zhí)行包的地址將會存放到NRP或者 IRP中 ? 阻止返回到被中斷的 NOP指令處 . 寄存器的單值分配和多值分配 ? Single assignment ? Multiple assignment 允許某一個寄存器在程序同一段流水線時期內(nèi)被分配 2個或者 2個以上的數(shù)值 這樣可以減少寄存器的使用壓力 . Single Assignment: MVKH .S1 0x02,A1 SA: B .S1 SA LDW .D1 *A0,A1 NOP 4 MPY .M1 A1,A2,A3 NOP SHR .S1 A3,15,A3 ADD .L1 A3,A4,A4 讀當(dāng)前的參數(shù)值 var(n) 使用當(dāng)前參數(shù)值 var(n) 寄存器的單值分配和多值分配 Multiple Assignment: MVKH .S1 0x02,A1 MA: B .S1 MA LDW .D1 *A0,A1 MPY .M1 A1,A2,A3 NOP SHR .S1 A3,15,A3 ADD .L1 A3,A4,A4 ? Single assignment ? Multiple assignment 允許某一個寄存器在程序同一段流水線時期內(nèi)被分配 2個或者 2個以上的數(shù)值 這樣可以減少寄存器的使用壓力 . 寄存器的單值分配和多值分配 Single Assignment: MVKH .S1 0x02,A1 SA: B .S1 SA LDW .D1 *A0,A1 NOP 4 MPY .M1 A1,A2,A3 NOP SHR .S1 A3,15,A3 ADD .L1 A3,A4,A4 Multiple Assignment: MVKH .S1 0x02,A1 MA: B .S1 MA LDW .D1 *A0,A1 MPY .M1 A1,A2,A3 NOP SHR .S1 A3,15,A3 ADD .L1 A3,A4,A4 寄存器的單值分配和多值分配 Multiple Assignment: MVKH .S1 0x02,A1 MA: B .S1 MA LDW .D1 *A0,A1 MPY .M1 A1,A2,A3 NOP SHR .S1 A3,15,A3 ADD .L1 A3,A4,A4 此時發(fā)生中斷 ? 如果在 LDW指令處發(fā)生中斷，這條指令會在 MPY前執(zhí)行完畢 . ? MPY指令執(zhí)行時， A1中存放的是 A0地址中的數(shù)據(jù)，而不會是 0x02（程序最初希望實現(xiàn)的那樣） . ? 結(jié)論： 單值分配是可中斷的，多值分配是不可中斷的 . 嵌套中斷 ? 通常， CPU進(jìn)入一個 ISR時，其它中斷均被禁止； ? 當(dāng)執(zhí)行的時可屏蔽中斷時， NMI可以中斷其執(zhí)行過程。 下課！ 。 人工介入的中斷處理方式 ? 中斷響應(yīng)過程可由 CPU自動檢測、自動轉(zhuǎn)入 ISR。C6x IACK INUM3 INUM2 INUM1 INUM0 1 0 1 1 1 IACK and INUM pins are only available on the C620x and C670x. (8) C語言里實現(xiàn) ISR 兩種方法聲明 ISR: (1) 傳統(tǒng)方法 : interrupt void ISR_name (void)。 } ? Method 2: 匯編 . include include IRQ_enable (IRQ_EVT_EXTINT7) ? Method 3: 芯片支持庫 (CSL). (4) 使能全局中斷 ? IER 允許對每個中斷分別控制：使能 /禁止 . ? GIE bit 允許對所有中斷整體進(jìn)行使能 /禁止 . Note: 在初始化階段，可以通過禁止 GIE來防止發(fā)生中斷 . NMI INT15 IER CSRGIE ‘ C6000 CPU RESET GIE _asm_set_GIE MVC .S2 CSR, B0 SET .L2 B0,0, 0, B0 MVC .S2 B0, CSR (4) 使能全局中斷 ? Method 1: Using “C” code. include void enable_GIE (void) { CSR = CSRIER | 0x1。 ? 每一個 CPU中斷對應(yīng)一個 “INTSEL”字段，由它的取值來確定其響應(yīng)的中斷源。實時數(shù)字信號處理技術(shù) C6000 軟件開發(fā)（ 2） 流水線和中斷 北京理工大學(xué)電子工程系 李云杰 （ O） 01068940716 第一部分 C6000 DSP的流水線學(xué)習(xí) 學(xué)習(xí)目標(biāo) 一、為什么使用流水線？ 二、 C6000流水線各級介紹 三、取指包 四、代碼通過流水線的過程舉例 五、串行、部分并行和完全并行代碼通過 流水線的過程舉例 六、 VelociTI與標(biāo)準(zhǔn) VLIW 為什么使用流水線 ? 微處理器結(jié)構(gòu)復(fù)雜性換取速度提高 . ? 指令分子操作，不同部件來完成，對于每個部件而言，每隔 1個時鐘周期就可進(jìn)入 1條新指令 .同一時間，多條指令交迭在不同部件內(nèi)處理 . ? C6000: 多個指令包并行執(zhí)行 . 流水線基本描述 流水線級 描述 程序取指 (PF) 產(chǎn)生程序取指地址 讀操作碼 譯碼 (D) 確定操作碼到功能單元路線 指令譯碼 執(zhí)行 (E) 執(zhí)行指令 ? C6000 所有指令按照 3級（ stage）流水線運行 ? 取指（ Fetch） ? 譯碼（ Decode） ? 執(zhí)行（ Execute） 流水線基本描述 ? 每一級均包含幾個節(jié)拍（ Phase） ? 所有指令取指級有 4個節(jié)拍； ? 所有指令譯碼級有 2個節(jié)拍； ? 執(zhí)行級對不同類型的指令節(jié)拍 數(shù)目不同 流水線基本描述 ? 流水線操作以 CPU周期為單位 . ? 1個流水線節(jié)拍 ＝ 1個 CPU時鐘周期 . ? 隨著節(jié)拍，代碼流經(jīng) C6000內(nèi)部流水線的各個部件 . 流水線取指級（ PF－級） 程序取指（ PF）分為 4個節(jié)拍： ? PG: 程序地址產(chǎn)生 (Program address generate) ? PS: 程序地址發(fā)送 (Program address send) ? PW: 程序訪問等待 (Program access ready wait) ? PR: 程序接收 (Program fetch packet receive) 流水線取指級（ PF－級） 流水線譯碼級（ D－級） 程序譯碼（ D）分為 2個節(jié)拍： ? DP: (Instruction Dispatch) 確定指令到功能單元路線 ? DC: (Instruction decode) 指令在功能單元譯碼 流水線譯碼級（ D－級） 指令 NOP由于與功能單元無關(guān)，因此不分配功能單元 流水線執(zhí)行級（ E－級） ? 根據(jù)定點和浮點流水線分成不同的節(jié)拍 ? 定點：執(zhí)行級 5個節(jié)拍（ E1～ E5） ? 浮點：執(zhí)行級 10個節(jié)拍（ E1～ E10）