數(shù)字電路pcb的emi控制技術(shù)(文件)
【正文】 源平面尺寸大20H（見圖2），這樣邊緣場輻射強(qiáng)度可下降70%●電源去耦。正確的電容去耦可以提供一個(gè)低阻抗電源路徑，這是降低共模也可采用大面積鋪地的方式,但要注意在同一層上的大面積地的連貫性要好。串接阻尼電阻在電路時(shí)序要求允許的前提下，抑制干擾源的基本技術(shù)是在關(guān)鍵信號(hào)輸出端串入小阻值的電阻，通常采用22～33Ω的電阻。5．?dāng)U頻擴(kuò)展頻譜（擴(kuò)頻）的方法是一種新的降低EMI的有效方法。6．EMI分析與測試●仿真分析完成PCB布線后,可以利用EMPCB設(shè)計(jì)將面臨更加嚴(yán)峻的EMI挑戰(zhàn)，唯有不斷探索、不斷創(chuàng)新，才能使PCB板的EMC/EMI設(shè)計(jì)取得成功?！駫呙铚y試?yán)秒姶泡椛鋻呙鑳x,對(duì)裝聯(lián)并上電后的機(jī)盤掃描,得到PCB中電磁場分布圖(如圖3,圖中紅色、綠色、青白色區(qū)域表示電磁輻射能量由低到高),根據(jù)測試結(jié)果改進(jìn)PCB設(shè)計(jì)。實(shí)際上,該方法是對(duì)時(shí)鐘信號(hào)的一種受控的調(diào)制,這種方法不會(huì)明顯增加時(shí)鐘信號(hào)的抖動(dòng)。4．屏蔽●關(guān)鍵器件可以使用EMI屏蔽材料或屏蔽網(wǎng)?！駭?shù)字地、模擬地、噪聲地要分開,并確定一個(gè)合適的公共接地點(diǎn)。2.由于導(dǎo)線電感及其它寄生參數(shù)的影響，電源及其供電導(dǎo)線響應(yīng)速度慢，從而會(huì)使高速電路中驅(qū)動(dòng)器所需要的瞬時(shí)電流不足。電源系統(tǒng)設(shè)計(jì)●設(shè)計(jì)低阻抗電源系統(tǒng)，確保在低于fknee頻率范圍內(nèi)的電源分配系統(tǒng)的阻抗低于目標(biāo)阻抗?！竦鼐€層的分割地平面層應(yīng)保持完整性,避免分割?！翊_保帶狀線、微帶線及其參考平面符合要求。(其中I是電流、A是環(huán)路面積、f是頻率、r是到環(huán)路
規(guī)章制度相關(guān)推薦
鄂ICP備17016276號(hào)-1