【正文】 H0 通道（D0）數(shù)據(jù)分析其顯示原理。其它各通道波形的顯示方法一樣。 按鍵功能表Tab. Key function table信號功能備注KEY1觸發(fā)通道選擇顯示于數(shù)碼管3KEY2觸發(fā)條件選擇顯示于數(shù)碼管4KEY3時間標(biāo)線左移/顯示區(qū)域右移KEY4時間標(biāo)線右移/顯示區(qū)域左移KEY5采樣頻率選擇顯示數(shù)碼管8KEY6啟動單次觸發(fā)KEY7啟動連續(xù)觸發(fā)KEY8停止觸發(fā) 其他模塊本設(shè)計中邏輯分析儀的采樣觸發(fā)模塊有6 種觸發(fā)條件，分別為：低電平觸發(fā)、高電平觸發(fā)、上升沿觸發(fā)、下降沿觸發(fā)、邊沿觸發(fā)和無條件觸發(fā)（立即觸發(fā)）。 采樣頻率與數(shù)碼顯示值的對應(yīng)關(guān)系Tab. Shows the value of the digital sampling frequency and the corresponding relationshipfreq_sel01234567采樣頻率100Hz500Hz1KHz5KHz10KHz50KHz100KHz200KHzfreq_sel89ABCDEF采樣頻率500KHz1MHz2MHz5MHz10MHz20MHz50MHz100MHz5 功能調(diào)試與測試 按鍵輸入與顯示系統(tǒng)主要處理部分為基于EP2C35F672的邏輯處理單元，外圍電路相對簡單，調(diào)試使用比較容易。第3位顯示當(dāng)前觸發(fā)通道，在此信號的控制下，才會觸發(fā)電路工作，進行采樣，可通過KEY0鍵，在0—9之間循環(huán)切換。 數(shù)碼管顯示格式Fig. LED display format 觸發(fā)方式 Trigger Mode012345觸發(fā)方式低電平高電平上升沿下降沿邊沿?zé)o條件觸發(fā)（3）工作方式將一路或多路邏輯信號輸入到系統(tǒng)輸入端后，設(shè)定觸發(fā)通道、觸發(fā)模式、采樣頻率后，即可啟動觸發(fā)采樣過程，具體操作如下。其中“0”為低電平觸發(fā)；“1”為高電平觸發(fā)；“2”為上升沿觸發(fā)；“3”為下降沿觸發(fā)；“4”為邊沿觸發(fā)；“5”為無條件觸發(fā)。觀察低端頻率時，可降低采樣頻率；觀察高端頻率時，可選用較高的采樣頻率。測試設(shè)置：觸發(fā)通道設(shè)為通道5，觸發(fā)方式選擇為“3”，即下降沿觸發(fā)，采樣頻率設(shè)為5，對應(yīng)采樣信號頻率，查表為50KHz。明確的設(shè)計思路：首先，在軟件的設(shè)計上采用模塊化的設(shè)計方案，使得每一個模塊的設(shè)計目的明確，通過模塊的仿真，確保每個模塊能正常工作。VHDL語言及QUARTUS II平臺的優(yōu)勢：VHDL語言靈活的語法，簡潔的設(shè)計流程，豐富的功能，使整個復(fù)雜邏輯功能的描述，變得相對簡單，是一款不錯的設(shè)計開發(fā)語言。如果能在不增加成本的前提下，在系統(tǒng)中加入更多的觸發(fā)方式，應(yīng)該是一個值得研究的方向。在今后的研究方向中，若能將LED顯示器，換成LCD顯示屏接口，整個設(shè)計則能更加優(yōu)化。在保持低成本的前提下，若能繼續(xù)發(fā)掘EP2C35F672的內(nèi)部RAM，增大存儲深度，也是一個能提高本設(shè)計性能的有力改進。二、 展望觸發(fā)模式多樣化：本設(shè)計中，只采用了6種常用的觸發(fā)模式，目前，成品的邏輯分析儀，除了上述觸發(fā)模式外，通常還有時間觸發(fā)、協(xié)議觸發(fā)等高級觸發(fā)模式。在設(shè)計中，采用的方法是對顯示的信號進行分類，明確顯示任務(wù)。后來考慮系統(tǒng)的功能需要和降低設(shè)計成本的考慮，將顯示接口部分的DA電路，簡化為電阻分壓式。 系統(tǒng)測試測試對象：51單片機工作頻率為12M，串口以方式1工作，波特率設(shè)置為9600，發(fā)出連續(xù)的數(shù)據(jù)，數(shù)據(jù)為“01010011”。同時，時間標(biāo)線也是定位同一時刻當(dāng)時系統(tǒng)各信號工作狀態(tài)的一個工具。當(dāng)僅觀察一路信號時，必須將觸發(fā)通道定為該信號的輸入通道，以該路信號作為觸發(fā)信號。第6位和第7位為固定值，表示采樣頻率。（2）數(shù)碼管顯示系統(tǒng)的工作狀態(tài)由8位共陽LED數(shù)碼管顯示。本設(shè)計中采樣頻率模塊中的采樣頻率分為多個級別。 通道波形顯示范圍劃分Tab. Channel waveform display area divided通道CH0CH1CH2CH3CH4范圍8～4056～88104～136152～184200～232通道CH5CH6CH7CH8CH9范圍248～280296～328344～424392～424440～472 鍵盤控制顯示模塊該模塊用于產(chǎn)生控制信號去控制其它模塊，比如更改采樣頻率，選擇觸發(fā)通道、觸發(fā)條件和觸發(fā)模式等，以及時間標(biāo)線和顯示區(qū)域的移動等操作。假設(shè)RAM 中的數(shù)據(jù)不變，則顯示區(qū)域每列讀出的數(shù)據(jù)都是相同的，現(xiàn)在要做的是在各通道對應(yīng)的位置顯示對應(yīng)通道的波形數(shù)據(jù)，當(dāng)場掃描計數(shù)器vcount 的值為8 時，判斷D0 值，若為“1”輸出數(shù)據(jù)（指顯示波形的顏色數(shù)據(jù)）顯示，若為“0”則輸出背景色或柵格（似柵格顯示條件而定）；同理當(dāng)vcount 的值為40 時（見表 ），再次判斷D0 值，若為“0”輸出數(shù)據(jù)，若為“1”則輸出背景色或柵格，就可以有高低電平的波形線顯示出來了。 波形圖像顯示（1）波形顯示在VGA 顯示驅(qū)模塊中有兩個計數(shù)器，行掃描計數(shù)器hcount 和場掃描計數(shù)器vcount，經(jīng)修正后從vga 模塊輸出，其輸出顯示有效范圍分別對應(yīng)于顯示器水平像素點0~639 和垂直像素點0~479。 RGB數(shù)據(jù)格式 RGB data formatD7D6D5D4D3D2D1D1R2R1R0G2G1G0B1B0。除去消隱部分，實際有效的掃描點有640480個像素點，在此范圍內(nèi)顯示圖像。 行掃描的時序（單位：像素） Lline scan timing (unit: pixels)Ta(行同步頭)TbTcTd(行圖像)TfTg(行周期)964086408800場掃描從屏幕最上端一行開始，從上到下進行。每行結(jié)束時，用行同步信號進行行同步；掃描完所有行，用場同步信號進行場同步，并使掃描回到屏幕的左上方，進行場消隱，預(yù)備下一場的掃描。 VGA時序VGA的時序包括水平時序和垂直時序，且兩者都包含的時序參數(shù)有： 水平(垂直)同步脈沖、水平(垂直)同步脈沖結(jié)束到有效顯示數(shù)據(jù)區(qū)開始之間的寬度(后沿)、有效顯示區(qū)寬度、有效數(shù)據(jù)顯示區(qū)結(jié)束到水平(垂直)同步脈沖寬度開始之間的寬度(前沿)。運用QUARTUS II中兆模塊的生成方式，生成該模塊。采樣到的數(shù)據(jù)，在信號的控制下，存儲在RAM中。雙口RAM可用于提高RAM的吞吐率，適用于實時數(shù)據(jù)緩存。下面將對各個功能模塊進行簡單的介紹。 狀態(tài)顯示電路 Status Display Circuit4 系統(tǒng)軟件設(shè)計本設(shè)計采用自上而下的設(shè)計思路，可以將基于VGA顯示的邏輯分析儀的模塊細分為：采樣觸發(fā)控制模塊(sample)、采樣頻率控制模塊(div_freq) 、雙口RAM 存儲模塊(dpram)、波形顯示控制模塊(disp_controller)、VGA 顯示驅(qū)動模塊(vga)、鍵盤顯示控制模塊(key_board) 六個模塊。因此，本設(shè)計將狀態(tài)顯示電路單獨出來，用八位共陽LED數(shù)碼管，采用動態(tài)掃描的方式，顯示系統(tǒng)的工作狀態(tài)。在本設(shè)計中，輸入部分電路如圖43所示，采用8個獨立按鍵，每個按鍵外接一個10 KΩ的上拉電阻，在FPGA與端口之間，接入一個220Ω的電阻，在低電位輸入時，起限流的作用。端口保護電路，在每一個輸出信號線上，采用兩個二極管IN4148,，固定該點的電壓在0～。整體分為信號緩沖、電阻分壓、端口保護等部分。VGA 顯示器的驅(qū)動時序，要嚴(yán)格遵循“VGA 工業(yè)標(biāo)準(zhǔn)”，即64048060Hz模式，否則可能會損壞VGA 顯示器。 ，F(xiàn)PGA ， 穩(wěn)壓而得。其中，控制系統(tǒng)部分的輸入電壓為5V，F(xiàn)PGA正常工作時，因此，需要將輸入的5V電壓進行直流轉(zhuǎn)換。為增加頻率的穩(wěn)定性，晶振供電電源增加了LC濾波電路。用于手動復(fù)位，作為調(diào)試程序時使用。本設(shè)計中，設(shè)置了上述兩種配置方式。本設(shè)計采用的FPGA為Cyclone II系列的EP2C35F672，作為主處理單元。+信號輸入237。Altera Quartus II 作為一種可編程邏輯的設(shè)計環(huán)境, 由于其強大的設(shè)計能力和直觀易用的接口，越來越受到數(shù)字系統(tǒng)設(shè)計者的歡迎。 (5) VHDL類型眾多而且支持用戶自定義類型，支持自頂而下的設(shè)計方法和多種電路的設(shè)計。與傳統(tǒng)設(shè)計方法相比，VHDL描述電路行為的算法有很多優(yōu)點： (1) 設(shè)計層次較高、用于較復(fù)雜的計算時，能盡早發(fā)現(xiàn)存在的問題，縮短設(shè)計周期。除了含有許多具有硬件特征的語句外，VHDL的語言形式和描述風(fēng)格與句法是十分類似于一般的計算機高級語言。 EP2C35F672器件特性Tab.