【正文】 感謝那些在百忙之中評閱本論文的專家、教授、老師，感謝您提出的寶貴意見和建議，正是因為有您們的指導(dǎo)才使文章得以更加的完善，讓我的未來更加明亮。本人完全意識到本聲明的法律結(jié)果由本人承擔(dān)。對本文的研究做出重要貢獻的個人和集體均已在文中以明確方式標(biāo)明。畢業(yè)設(shè)計（論文）使用授權(quán)聲明本人完全了解濱州學(xué)院關(guān)于收集、保存、使用畢業(yè)設(shè)計（論文）的規(guī)定。首先非常感謝學(xué)校開設(shè)這個課題，為本人日后從事計算機方面的工作提供了經(jīng)驗，奠定了基礎(chǔ)。這期間凝聚了很多人的心血，在此我表示由衷的感謝。從他身上，我學(xué)到了許多能受益終生的東西。最后，我要感謝我的父母對我的關(guān)系和理解，如果沒有他們在我的學(xué)習(xí)生涯中的無私奉獻和默默支持，我將無法順利完成今天的學(xué)業(yè)。感謝老師四年來對我孜孜不倦的教誨，對我成長的關(guān)心和愛護。最后，我要特別感謝我的導(dǎo)師趙達睿老師、和研究生助教熊偉麗老師。在論文的撰寫過程中老師們給予我很大的幫助，幫助解決了不少的難點，使得論文能夠及時完成，這里一并表示真誠的感謝。老師們認真負責(zé)的工作態(tài)度，嚴謹?shù)闹螌W(xué)精神和深厚的理論水平都使我收益匪淺。四年的風(fēng)風(fēng)雨雨，我們一同走過，充滿著關(guān)愛，給我留下了值得珍藏的最美好的記憶。從這里走出，對我的人生來說，將是踏上一個新的征程，要把所學(xué)的知識應(yīng)用到實際工作中去。其次，我要感謝大學(xué)四年中所有的任課老師和輔導(dǎo)員在學(xué)習(xí)期間對我的嚴格要求，感謝他們對我學(xué)習(xí)上和生活上的幫助，使我了解了許多專業(yè)知識和為人的道理，能夠在今后的生活道路上有繼續(xù)奮斗的力量。首先，我要特別感謝我的知道郭謙功老師對我的悉心指導(dǎo)，在我的論文書寫及設(shè)計過程中給了我大量的幫助和指導(dǎo)，為我理清了設(shè)計思路和操作方法，并對我所做的課題提出了有效的改進方案。本次畢業(yè)設(shè)計是對我大學(xué)四年學(xué)習(xí)下來最好的檢驗。（保密論文在解密后遵守此規(guī)定） 論文密級：□公開 □保密（___年__月至__年__月）(保密的學(xué)位論文在解密后應(yīng)遵守此協(xié)議)作者簽名：_______ 導(dǎo)師簽名：______________年_____月_____日 _______年_____月_____日獨 創(chuàng) 聲 明本人鄭重聲明：所呈交的畢業(yè)設(shè)計(論文)，是本人在指導(dǎo)老師的指導(dǎo)下，獨立進行研究工作所取得的成果，成果不存在知識產(chǎn)權(quán)爭議。盡我所知，除文中已經(jīng)特別注明引用的內(nèi)容和致謝的地方外，本論文不包含任何其他個人或集體已經(jīng)發(fā)表或撰寫過的研究成果。謹向李老師致以崇高的敬意和衷心的感謝！
感謝自動化系和天津工程師范學(xué)院四年來對我的大力栽培和教導(dǎo)，您們豐富的授課內(nèi)容拓寬了我的視野，使我打下了穩(wěn)固的自動化知識的基礎(chǔ)，讓我能更順利的完成這篇文章；感謝我的同學(xué)們，你們不僅讓我感受到友情的力量，也讓我感覺到了生活的愉悅，通過課堂討論學(xué)到的思維方式將使我受益終生，感謝他們長期以來在生活和學(xué)習(xí)上對我的關(guān)心和幫助。四年前，我對電氣技術(shù)還停留在一些零星的感性認識上，如今我已經(jīng)對它有了較深入的了解，并且完成了我的本科論文，要感謝的人實在太多。endcaseendendmodule 二分查找法原理仿真圖 8 致謝在高枝蟬噪的盛夏里的一天，我寫下了論文的最后一個字，一摞厚厚的論文資料終于劃上了休止符。 539。 539。 539。 539。 539。 539。 539。 539。 539。always ( posedge clk )begin case (f) 539。input[4:0] f。always (y17 or y18 or y19)beginif(y19==1)y20=y17。assign y17=e[9:5]。output[4:0] f。endalways ( posedge clk )beginif(clk)e=y16。assign y15=(~d[9])amp。wire y15。input[19:0] d。always (y9 or y10 or y11)beginif(y11==1)y12=y9。assign y9=c[39:20]。output[19:0] d。endalways ( posedge clk )beginif(clk)c=y8。assign y7=(~b[39])amp。wire y7。input[79:0] b。always (y1 or y2 or y3)beginif(y3==1)y4=y1。assign y1=a[159:80]。output[79:0] b。l6 (f,y,clk)。l2 (b,c,clk)。reg [4:0]y20,f。wire y15。wire [19:0]y9,y10。reg [79:0] y4,b。assign y19=(!e[4])*(!e[5])+(!e[4])*(e[5])。assign y3=(!a[79])*(!a[80])+(!a[79])*(a[80])。input[159:0] a。 同時，在設(shè)計中也存在著許多不足，仍有許多地方需要改進，如：，為追求更高的計算速率則要嚴格控制其寬度。（2）程序設(shè)計結(jié)構(gòu)性強，程序呈模塊化，易于讀者理解和修改。5 結(jié)論本設(shè)計及波形仿真均選用Altera公司的QuartusII ，并采用Verilog HDL編程語言。20nm的誤差時間遠低于判斷信號控制輸出時間，也就是說，即使在時間上存在一定計算偏差和滯后對于控制的正確性和及時性也是沒有影響的。正是由于這樣的串行結(jié)構(gòu)，造成了在計算過程中的初始階段輸出控制判斷信號結(jié)果的誤差，隨之轉(zhuǎn)入正常。二次編譯，報告無誤后進行輸出波形仿真，觀察輸出波形以及輸出數(shù)值。使其在試驗仿真階段可以在運行上實現(xiàn)與整體程序保持同步。由于在之前的章節(jié)中已經(jīng)介紹了Quartus II軟件，故在此不再贅述。在仿真環(huán)境下，它可以直觀的反映出A1A2幀頭的位置。output out_data。從而進行對下一幀數(shù)據(jù)的查找。 endcaseendendmodule圖410 第六級計算查表單元的模塊化示意圖在第二部分中，經(jīng)過對數(shù)據(jù)的查表得知y的輸出值，此時的y作為一個待計算量輸入至下一單元模塊。b11110: y = 0。b11011: y = 0。b10111: y = 0。b10101: y = 0。b01110: y = 1。b01011: y = 1。b00111: y = 2。b00101: y = 2。b00010: y = 3。reg y。表41 控制字返回值與輸入碼的對應(yīng)標(biāo)準(zhǔn)第六級輸入碼字（五位）控制字返回值1 X X X X0X 1 X X X1X X 1 X X2X X X 1 X3X X X X 14注：上表中“X”表示任意值。由于數(shù)據(jù)是由五位構(gòu)成，故由排列組合可知共有32中不同的搭配情況。由此，我們在第五級后追加了一級專門為奇數(shù)位位長的數(shù)據(jù)設(shè)計的查找模塊。endendmodule圖48 輸出模塊的模塊化示意圖圖49 輸出模塊原理結(jié)構(gòu)圖將上述程序進行打包編譯后，在Quartus II編輯環(huán)境下可以得到仿真實現(xiàn)后的元器件符號，如圖所示。input[79:0] a。endendmodule圖47 判斷模塊的模塊化示意圖（3）輸出模塊作為一級計算電路中的最后一個部分，在輸出模塊中已經(jīng)沒有計算或判斷的工作。output[79:0] y7。module max12 (y5,y6,y7,sel)。endmodule圖45 分段模塊的模塊化示意圖圖46 分段模塊原理結(jié)構(gòu)圖在上述程序中，實體max11的輸入量a則作為整體運算流程的輸入量輸入到程序之中。assign y3=a[159:80]。output[79:0]y3,y4。 模塊設(shè)計在運算過程中，設(shè)計中的第一級數(shù)據(jù)輸入為一個160位的并行數(shù)據(jù)輸入包，通過計算我們將把他劃分為上下各為80位的兩個數(shù)據(jù)段，通過控制信號的運算和處理將摒棄其中之一作為下一級的輸入，然后在160位的數(shù)據(jù)流中提取中間兩為（以160位數(shù)據(jù)為例則是第79 和第80位），最后通過對中間兩位的異或運算得到相關(guān)控制信號，再將這個二進制的控制信號反向傳入分段后的數(shù)據(jù)控制器中，用于對上下兩個分段選擇的控制。通過一步步的論證與分析，我們發(fā)現(xiàn)在對高速率的數(shù)據(jù)流進行控制時，準(zhǔn)確率與即時的運行速度是兩大重要指標(biāo)。Altera公司的Quartus II 工程設(shè)計軟件提供完整的多平臺設(shè)計環(huán)境，它可以輕易滿足特定設(shè)計的需要。 圖41原理圖輸入法圖 圖42 自頂而下（TopDown）的設(shè)計方法在本篇設(shè)計中，主要利用Altera公司的Quartus II軟件進行程序的設(shè)計及仿真，Quartus II是Altera公司推出的一款CPLD/FPGA開發(fā)工具，Quartus II提供了完全集成的、且與電路結(jié)構(gòu)無關(guān)的開發(fā)包環(huán)境，具有數(shù)字邏輯設(shè)計的全部特性，其優(yōu)點體現(xiàn)在如下幾個方面：（1）在程序設(shè)計方面可利用原理圖、結(jié)構(gòu)框圖以及多種語言完成電路描述，并將其保存為設(shè)計實體文件；支持芯片（電路）平面布局連線編輯，使用機極其方便。但是，設(shè)計人員不可能在剛開始的時候，就清楚地知道本次工程采用哪一個FPGA/CPLD廠商的哪一特定型號器件，而設(shè)計往往是從功能描述開始的。十幾年前，當(dāng)時所做的復(fù)雜數(shù)字邏輯電路及系統(tǒng)的設(shè)計規(guī)模比較小也比較簡單，其中所用到的FPGA或ASIC設(shè)計工作往往只能采用廠家提供的專用電路圖輸入工具來進行。（2）采用HDL語言，就可免除編寫邏輯表達式和真值表的過程，是設(shè)計難度大大降低，從而可以縮短設(shè)計周期。數(shù)字電路系統(tǒng)的設(shè)計者利用這種語言可以從上層到下層（從抽象到具體），逐層描述自己的設(shè)計思想，用一系列分層次的模塊來表示極為復(fù)雜的數(shù)字系統(tǒng)。因此，F(xiàn)PGA技術(shù)的應(yīng)用前景非常廣闊。這種基于EDA技術(shù)的芯片正在成為電子系統(tǒng)設(shè)計的主流。（5）FPGA采用高速CMOS工藝，功耗低，可以與CMOS、TTL電平兼容。FPGA的基本特點主要有： （1）采用FPGA設(shè)計ASIC電路，用戶不需要投片生產(chǎn)，就能得到合用的芯片。如查找判定的時候，每次只用兩位的比較器，這樣和兩個數(shù)據(jù)通道剛好構(gòu)成一個LUT的輸入；利用FPGA中寄存器比較多的情況，所有的操作都形成流水線結(jié)構(gòu)，各寄存器間延時非常小，利用Quartus II軟件在Altera各種不同系列的FPGA中編譯和仿真都顯示電路基本上可以工作到FPGA的上限速度。依此類推，最后6位控制信號全部產(chǎn)生。如果連續(xù)8個周期都是0，當(dāng)下一個不是0的數(shù)據(jù)到來時寄存器將該異或結(jié)果鎖存。異或定位模塊用來產(chǎn)生幀定位的數(shù)據(jù)；二分查找模塊找到并指示AlA2交界處在160位數(shù)據(jù)中的位置：選擇器模塊選出幀對齊的數(shù)據(jù)。圖31給出了一種A1不是字節(jié)對準(zhǔn)的情況，第二個周期是A1和A2的混合，則異或以后數(shù)據(jù)就是。 二分查找法是建立在己排序的數(shù)組基礎(chǔ)上，故形成排序的數(shù)組是該電路的一個關(guān)鍵部分，排序的數(shù)組采用一個簡單的并行異或結(jié)構(gòu)來實現(xiàn)。為了進一步提高速度，減少資源消耗，本文提出了一種基于二分查找的幀對齊方法。對這一方法的簡單改進是在字節(jié)對齊的模塊中，將167:160數(shù)據(jù)選擇器用一個3位的計數(shù)器來控制，每次選擇某一通道輸出，而將A1的比較器放在數(shù)據(jù)選擇器后面。因此可以任選160位數(shù)據(jù)上的某一位置，用7個比較器找出A1的位置，然后根據(jù)位置信息利用167:160數(shù)據(jù)選擇器（控制碼值域:06）使輸入的數(shù)據(jù)在每個字節(jié)的邊界上對齊。經(jīng)仿真延時超過一個時鐘周期（指10GHz1/60=），不能滿足電路實現(xiàn)需要。通道選擇器根據(jù)同步碼組的具體位置從319位的數(shù)據(jù)中選擇出需要的對齊幀數(shù)據(jù)。 幀對齊方案 常見幀對齊方案概要（1）由簡單并行幀對齊電路構(gòu)成的幀對齊方案對于OC192速率等級，首先經(jīng)串并轉(zhuǎn)換將串行數(shù)據(jù)擴展為160位并行數(shù)據(jù)，然后采用159位寬數(shù)據(jù)寄存器寄存上一周期的數(shù)據(jù)，并和當(dāng)前周期的160位數(shù)據(jù)同時輸出，得到一個319位寬的數(shù)據(jù)，這樣每一時鐘周期都有近一半的數(shù)據(jù)是和上一周期相重復(fù)的。 OC192幀同步模塊功能描述 從SDH測試儀發(fā)送的OC192幀結(jié)構(gòu)數(shù)據(jù)經(jīng)10Gbit/s Transponder光模塊串并轉(zhuǎn)換成16路622Mbit/s數(shù)據(jù)送給轉(zhuǎn)換集成電路。通道110的前三個A1字節(jié)和檢錯、糾錯通道相應(yīng)位置的數(shù)據(jù)應(yīng)該用二個8B10B特殊碼字覆蓋（表21），通道16和通道712幀定界符不一樣，使接收端可以識別通道順序，（通道I6）（通道712）覆蓋。由于可編程邏輯器件可以通過軟件編程對硬件的結(jié)構(gòu)和工作方式進行重構(gòu)，使得硬件的設(shè)計可以如同軟件設(shè)計那樣快捷方便。幀同步必須以頻率同步為前提, 只有在頻率取得同步的情況下才能實現(xiàn)幀同步。送給并/串轉(zhuǎn)換電路。轉(zhuǎn)換集成電路使用一個算法找出幀定界符，10個數(shù)據(jù)通道的幀定界符被A1字節(jié)覆蓋，恢復(fù)成原來的OC192幀。因為采用并行收發(fā)技術(shù)，所以，必須定義OC192幀映射到并行發(fā)送通道以及在并行接收端重組OC192幀的方法。數(shù)字復(fù)接把低速數(shù)字信號合并為高速信號；相反，在接收端，要用分接器把發(fā)送端數(shù)字信號分解為原來的支路數(shù)字信號。第四章 簡要介紹設(shè)計多許的硬件設(shè)備和軟件環(huán)境，從分段的角度出發(fā)，結(jié)合模塊化的語言描述從不同側(cè)面剖析二分法原理的實現(xiàn)過程，演示比對仿真結(jié)果。 論文內(nèi)容介紹第一章 引言部分：從課題背景出發(fā)