課程設(shè)計基于fpga的vga圖像漢字顯示及_ps_2鍵盤控制設(shè)計與應(yīng)用(文件)
【正文】 out_temp : std_logic_vector(2 downto 0)。 signal clk_count: std_logic_vector(24 downto 0)。 signal clkm: std_logic。 constant long: integer:=128。 romaddr_control = (vt(6 downto 0)count_tempv(6 downto 0)) amp。 end if。 end if。 if (( vt ty)and ( vt ty+long))then if((httx1)and (httx+2)) or ((httx + wide2 )and (httx + wide+1 )) then qout_temp=100。 end process。) then if(clk_count 1100110111111110011000000)then clk_count = clk_count + 1。 clkm = 39。 end process。 variable x : std_logic_vector(9 downto 0) 。 ) then case 000amp。w 119 when x01B = o:=d1。a 973 when x023 = o:=0。 end if。) then if(key1=39。end if。e:=e1。)then d:=d+1。039。 end if。039。 if(t=39。 end if。 if(x=1) then t=39。139。end if。 ty=y。 use 。 系統(tǒng)時鐘輸入 kb_clk: in std_logic。 end keyboard。 signal dataing :std_logic。 signal parity :std_logic。139。 end process。) then if (kbclkfall =39。and kb_data=39。 t=0000。139。139。039。 t=t+1。139。 shiftdata(7 downto 1)。 end if。event and clk=39。139。 keycode(7 downto 0)=shiftdata(7 downto 0)。 end if。 課程設(shè)計圖片 。 end process。 else flag=39。 else flag=39。) then if (t=8) then if (shiftdata=11110000) then 接收到斷碼的“ F0” ,則表示有鍵彈起，否則表示有按鍵按下 keycode(7 downto 0)=shiftdata(7 downto 0)。 end process。 t=t+1。 t=t+1。039。139。039。139。039。) then dataing=39。and dataing=39。event and clk=39。 kbclkfall=kbclkreg and (not kb_clk)。 begin ps/2 鍵盤時鐘下降沿 捕獲進程 process(clk) begin if (clk39。 signal kbclkreg :std_logic。 數(shù)據(jù)幀出錯信號 signal shiftdata :std_logic_vector(7 downto 0)。 ps/2 鍵盤數(shù)據(jù)輸入 keycode: out std_logic_vector(7 downto 0)。 use 。 end one。 end if。 if(y=1) then m=39。 end if。139。)then x:=x+e。 else y:=yd。 if(z=111110) then z:=0。e:=e+1。end if。 if(key3=39。039。)then d:=d+1。event and clkm=39。d 100 when others = null。s 115 when x01C = o:=0。 code is when x01D = o:=o+1。event and clkm=39。 variable z,d,e: integer。 end if。039。event and clk=39。 end if。 end if。 elsif((httx)and (httx + wide )) then qout_temp=qin。 process(clk) begin if (rising_edge(clk)) then if((vt = ty) and( ht=tx ) )then count_temph=ht。 vt = vtin。 signal tempyy: integer range 0 to 480。 signal ty: std_logic_vector(8 downto 0)。 signal count_temph : std_logic_vector(9 downto 0)。 architecture one of mid is signal ht : std_logic_vector(9 downto 0)。 code:in std_logic_vector(7 downto 0)。 yy: in std_logic_vector(8 downto 0)。 entity mid is port ( clk : in std_logic。 ROM 地址及圖片運動控制模塊 library ieee。 end if。 g=39。 g=rgbin(1)or rgbin1(1)。139。 end process。 else hs = 39。 end if。039。 end if。 else ht = (others = 39。 signal vt : std_logic_vector(9 downto 0)。 htout : out std_logic_vector(9 downto 0)。 r : out STD_LOGIC。 use 。 i_keyboard :keyboard port map(clk=clk50MHz,kb_clk=clk2, kb_data=data,keycode=code1,flag=flag1)。 i_rom2: rom2 PORT MAP(clock = clk25MHz, address = romaddr1, q =rgb2)。 then clk25MHz = not clk25MHz 。 signal flag1: std_logic
研究報告相關(guān)推薦
鄂ICP備17016276號-1