【正文】 ，為減少偶次諧波，展寬脈沖，在揚聲器之前要進過一個 2 分頻電路，故可得下表： 沈陽工程學院課程設計 6 表 譜中的音名與 計數(shù)初值 的關(guān)系 音名 初始值 音名 初始值 音名 初始值 低音 1 612 中音 1 1342 高音 1 1689 低音 2 770 中音 2 1409 高音 2 1728 低音 3 909 中音 3 1478 高音 3 1763 低音 4 973 中音 4 1510 高音 4 1779 低音 5 1090 中音 5 1569 高音 5 1808 低音 6 1195 中音 6 1621 高音 6 1834 低音 7 1288 中音 7 1667 高音 7 1857 注：對于音樂中的休止符，其分頻系數(shù)設為 0，初始值設為 2^N1 即可（此處為 2047）。 故設置一個 4Hz 的時鐘，每一次計數(shù)停留的時間為 ，即最小節(jié)拍。 其 VHDL 程序見附錄 2 仿真波形： 圖 按鍵波形 圖 AUTO 鍵按下波形 自動演奏 模塊 此模塊有 4 個控制輸入信號。 Pause，暫停按鍵，與控制播放速度的 d1,d0 連接，通過一與門接入此模塊，當 d1,d0 為 11 時， pause 輸入為 1，此時此模塊無輸入脈沖（ DVF 模塊阻止了脈沖），若不加處理，此時將一直輸出暫停之前的一個音符，所以利用 pause 信號，當暫停時，輸出休止符。 該模塊將利用 FPGA 的片內(nèi) ROM 存放樂曲簡譜真值表，有一個二進制計數(shù)器為樂曲數(shù)據(jù)存儲器 ROM 的地址發(fā)生器。 其 VHDL 源程序見 附錄 2。 其頂層設計的 VHDL 程序見附錄 2。 仿真波形 ： 圖 數(shù)碼管譯 碼 圖 數(shù)碼管選通 音頻 驅(qū)動模塊 本模塊主要是提高數(shù)控分頻出的音調(diào)頻率的功率，然后驅(qū)動后面的喇叭發(fā)出音樂 。通過這次的 設計，綜合運用本專業(yè)所學課程的 VHDL 語言和仿真軟件設計出各種模塊電路 ，鞏固與擴充了 EDA 課程所學的內(nèi)容，掌握了 電子琴 的組成 模塊 ，各模塊 的作用，及 編程中錯誤 處理工作過程。 孟 老師 和包老師 循循善誘的教導和不拘一格的思路給予我無盡的啟迪 ， 老師認真工作態(tài)度帶動了同學們的積極性，幫助我能夠很順利完成了這次課程設計。 在學習和進步的過 程中，難免會遇到各種突如其來的問題，我會向老師咨詢探討，老師也毫不保留的全數(shù)教予給我們，真正做到了老師的“傳道，授業(yè)，解惑”。 沈陽工程學院課程設計 14 參考文獻 [1] 譚會生 . EDA 技術(shù)綜合應用實例與分析 . 西安電子科技大學出版社 .2020 [2] 潘松 . 王國棟． VHDL 實用教程［ M］．四川：電子科學大學出版社 . 2020 [3] 江國強 . EDA 技術(shù)與應用 [M]. 北京：電子工業(yè)出版社 . 2020 [4] 楊國慶 . 基于 FPGA 的樂曲演奏器片系統(tǒng)的分析 [J].現(xiàn)代電子技術(shù) .2020. 19 期 [5] 褚振勇 . 翁木云． FPGA 設計及應用 [M]. 西安：西安電子科技大學出 版社 . 2020 [6] 曹昕燕 . 周鳳臣 .聶春燕 . EDA 技術(shù)與課程設計 . 北京：清華大學出版社 . 2020 [7]王松武 . 于鑫 . 武思軍 . 電子創(chuàng)新設計與實踐 . 北京：國防工業(yè)出版社 .2020 [8] Alera 公司 .Data [9]Synopsys Company. Power Compiler Quick Reference version [10]At renta Company. SpyGlass L P2Designing RTL for Low Power. [11] ALTERA DigitalLibrary 2020 基于 FPGA 的電子琴設計 15 附錄 1 總電路圖如下： 顯示電路如下 ： 存儲電路如下 ： 沈陽工程學院課程設計 16 附錄 2 鍵盤輸入模塊 LIBRARY IEEE。為增加易讀性，用到了 conv_std_logic_vector 函數(shù) ENTITY ToneData IS PORT( key_in: IN STD_LOGIC_VECTOR(7 downto 0)。 END ENTITY。code=0000。code=0010。code=0100。code=0110。code=1000。code=1010。code=1100。code=1110。高阻態(tài)輸出 end if。 實際即是一個 2 位的數(shù)控分頻器 use 。 輸入控制端 fout : out std_logic )。 begin if clk39。 D 被同步預置給計數(shù)器 t8 full = 39。039。 P2: process(full) variable t : std_logic。 then t := not t。139。 end if。 自動演奏模塊 library ieee。 entity notetabs is port( clk,auto,back,song,pause: in std_logic。 inclock : in std_logic。地址發(fā)生器， 512 位 signal tone :std_logic_vector(4 downto 0)。輸入狀態(tài) if (clk39。if counter(8)= 39。 when 01= counter = counter1。end if。 then counter=100000000。039。判斷最高位，決定切換歌曲以及歌曲的循環(huán) end case。139。判斷暫停，阻止暫停時的噪聲 else case conv_integer(tone) is when 1 = Toneindex=conv_std_logic_vector(612,11)。 when 5 = Toneindex=conv_std_logic_vector(1090,11)。 when 12 = Toneindex=conv_std_logic_vector(1409,11)。 when 16 = Toneindex=conv_std_logic_vector(1621,11)。 when 23 = Toneindex=conv_std_logic_vector(1763,11)。 when 27 = Toneindex=conv_std_logic_vector(1857,11)。譯碼， Toneindex 為分頻器的初值 else Toneindex =ZZZZZZZZZZZ。 end。 USE 。 architecture one of notetabs is ponent rom port(address : in std_logic_vector(8 downto 0)。 聲明 ROM 模塊 signal counter: std_logic_vector(8 downto 0)。 back。) then case temp is when 00= counter = counter+1。end if。 then counter=011111111。039。if counter(8)= 39。 when others=null。 decoder:process(tone)從 rom 取出數(shù)據(jù)進行譯碼，作為下一級的輸入 begin if auto = 39。 then Toneindex=conv_std_logic_vector(2047,11)。 when 4 = Toneindex=conv_std_logic_vector(973,11)。 when 11 = Toneindex=conv_std_logic_vector(1342,11)。 when 15 = Toneindex=conv_std_logic_vector(1569,11)。 when 22 = Toneindex=conv_std_logic_vector(1728,11)。 when 26 = Toneindex=conv_std_logic_vector(1834,11)。 end if。 u1:rom port map(address = counter,q=tone,inclock=clk)。 use 。 D0:out std_logic_vector(3 downto 0))。 when 770 = D1=conv_std_logic_vector(0,4)。 when 973 = D1=conv_std_logic_vector(0,4)。 when 1195 = D1=conv_std_logic_vector(0,4)。 when 1342 = D1=conv_std_logic_vector(1,4)。 when 1478 = D1=conv_std_logic_vector(1,4)。 when 1569 = D1=conv_std_logic_vector(1,4)。 when 1667 = D1=conv_std_logic_vector(1,4)。 when 1728 = D1=conv_std_logic_vector(2,4)。 when 1779 = D1=conv_std_logic_vector(2,4)。 when