【正文】 寄存器 ，不可用于（ ） 8421碼表示的十進(jìn)制數(shù) 65，可以寫成（ ）。 4. 能實(shí)現(xiàn)分時(shí)傳送數(shù)據(jù)邏輯功能的是（ ）。 A. 00 B. 01 C. 10 D. 無法確定 99. 用 74LS138 譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù)，需要增加若干個(gè)（ ） 。 103. 將幅值上、時(shí)間上離散的階梯電平統(tǒng)一歸并到最鄰近的指定電平的過程稱為 。 ，其差異在于后者 。 RS 觸發(fā)器 RS 觸發(fā)器 RS 觸發(fā)器 D 觸發(fā)器 111. 邏輯函數(shù)的表示方法中具有唯一性的是 。 a） 3 b） 10 c） 100 12 D/A 轉(zhuǎn)換器的轉(zhuǎn)換精度通常用（ ） 來描述 a）分辨率 b）轉(zhuǎn)換誤差 c）分辨率和轉(zhuǎn)換誤差 12通常寄存器應(yīng)具有（ ）功能 a）存數(shù)和取數(shù) b）清零與置數(shù) c）兩者皆有 12若一個(gè)邏輯函數(shù)由三個(gè)變量組成，則最小項(xiàng)共有（ ）。 a已知邏輯圖，求解邏輯表達(dá)式的過程 b已知真值表，求解邏輯功能的過程 c已知邏輯圖，求解邏輯功能的過程 12 3線 —— 8線譯碼器電路是（ ）譯碼器。 a 2n1 b2n c 2n1 13 n位 D/A 轉(zhuǎn)換器的分辨率可表示為（ ）。 ：（ ）、（ ）、（ ），在數(shù)字電路中三極管一般作為開關(guān)元件使用，即工作在（ ）和（ ） 8位二進(jìn)制信息，要（ ）個(gè)觸發(fā)器。 4．?dāng)?shù)字電路中，三極管通常工作在 和 狀態(tài)。 8．時(shí)序邏輯電路由 和 兩大部分組 成，常用的表示方法有 、 、 、 。 12．若系統(tǒng)要求 DAC 的分辨率優(yōu)于 %，則至少需要 位的 D/A 轉(zhuǎn)換器。 2．十進(jìn)制 123 的二進(jìn)制數(shù)是 ；八進(jìn)制數(shù)是 ；十六進(jìn)制數(shù)是 。 若令 J=1， K=1，則 ??1nQ 。 9．設(shè) ROM 容量為 256 字 8位，則它應(yīng)設(shè)置地址線 條，輸出線 條。 4 ．一位數(shù)值比較器的邏輯功 能 是 對(duì) 輸 入 的 數(shù) 據(jù) 進(jìn) 行 比 較 ， 它有 、 、 三個(gè)輸出端。 8．存儲(chǔ)器的存儲(chǔ)容量是指 。 存儲(chǔ)器 EPROM2764 芯片的存儲(chǔ)容量是 KB，有 根數(shù)據(jù)線和 根地址線。它們的主要區(qū)別是： 。取樣頻率至少應(yīng)是模擬信號(hào)最高頻率的 倍。 6． 和 T型電阻 D/A 轉(zhuǎn)換器相比，倒 T型電阻 D/A 轉(zhuǎn)換器的優(yōu)點(diǎn)是 。 2． ROM 常可分為 、 、 及 。 6．存儲(chǔ)器容量的擴(kuò)展有 、 、 三種方式。 構(gòu)造一個(gè)模 10計(jì)數(shù)器需要 個(gè)狀態(tài)， 個(gè)觸發(fā)器。 5 個(gè)變量可構(gòu)成 個(gè)最小項(xiàng)，每種變量取值可使 個(gè)最小項(xiàng)的值為 1。 有一八位倒 T型電阻網(wǎng)絡(luò) DAC，已知 REFU =10V，當(dāng)輸入 10000000 時(shí)輸出的電壓值為 V。 逐次逼近型 ADC的數(shù)碼位數(shù)越多，轉(zhuǎn)換結(jié)果越 ，但轉(zhuǎn)換時(shí)間越 。 1. 數(shù)制轉(zhuǎn)換： (8F)16 = ( 143 )10= ( 10001111 )2 = ( 217 )8。 5. 在 TTL 門電路的一個(gè)輸入端與地之間接一個(gè) 10K?電阻，則相當(dāng)于在該輸入端輸入 高 電平； 在 CMOS 門電路的輸入端與電源之間接一個(gè) 1K?電阻，相當(dāng)于在該輸入端輸入 高 電平。 9．將一個(gè)包含有 32768 個(gè)基本存儲(chǔ)單元的存儲(chǔ)電路設(shè)計(jì) 16 位為一個(gè)字節(jié)的 ROM。 （ 2）高電平輸出電流 IOH： IOH表示電路的拉電流負(fù)載能力。 TTL 門電路 NO≥ 8 。 4. 邏輯代數(shù)又稱為 代數(shù)。 逐次逼近型 ADC的數(shù)碼位 數(shù)越多，轉(zhuǎn)換結(jié)果越 ，但轉(zhuǎn)換時(shí)間越 。 tpd單位是 mW， tpd的單位是 ns，則的單 DP位是 pJ(微耳 )。 MOS門的多余端不允許懸空。 5．如果兩個(gè)表達(dá)式相等，那么它們的對(duì)偶式也 。 9．邏輯代數(shù)中邏輯變量的取值只有 0 和 1 兩種可能，它們不再表示數(shù)量的大小，只代表二種不同的 。 4．對(duì)于 TTL 門電路 在保證輸出高、低電平基本不變的條件下，輸入電平的允許波動(dòng)范圍稱之 5．利用三態(tài)門電路可以實(shí)現(xiàn)數(shù)據(jù)的 傳輸。 9．工廠在組裝和調(diào)試由 CMOS 器件構(gòu)成的電路時(shí)，把電烙鐵接地的目的是 。 （四） 已知 圖示 TTL 門電 路的輸 入端 波形， 試分 別畫出 Y Y Y Y4 的 輸出 波形。 （ 2）為使圖中電路 F1=f(A,C)正常工作，該電路是否還有錯(cuò)誤？為什么？如有錯(cuò)誤，請(qǐng)改正。 3．編碼器 的邏輯功能就是把輸入的信號(hào)編成一個(gè)對(duì)應(yīng)的 代碼。 8．當(dāng)二個(gè)多位數(shù)相加時(shí)，必須采用 電路。 2．若將 D 觸發(fā)器的輸入端 D與輸出端 Q 相連，則此觸發(fā)器具有 觸發(fā)器的邏輯功能。 6． T 觸發(fā)器的特性方程為 。 2．為保證由反相器構(gòu)成的多諧振蕩器能正常工作，反相器的反饋電阻所選取的阻值，定要使電路的靜態(tài)工作點(diǎn)位于反相器傳輸特性的 區(qū)。 。 4．某一多諧振蕩器輸出信號(hào)的頻率為 1MHZ，其占空比為 51 ，則此信號(hào)一周期中高電平的寬度是 μ s。 8． RS 觸發(fā)器的特征方程為 。 4． D 觸發(fā)器的特征方程為 。 10． LED顯示器是指 顯示器。 5．優(yōu)先編碼器，當(dāng)同時(shí)有幾個(gè)輸入信號(hào)時(shí)，只對(duì)其中 進(jìn)行編碼。 1．超前進(jìn)位加法器與串行進(jìn)位加法器相比雖然電路復(fù)雜，但其特點(diǎn)是 。 （六） TTL 門電路如圖所示。 11．電子模擬開關(guān)用來傳輸連續(xù)變化的模擬電壓信號(hào)，它的基本電路是由 組成的。 7．在各種 TTL 門電路中，可以將輸出端并聯(lián)使用的是 門。 2． TTL 與非門多余輸入端應(yīng)該接 。 7．最簡(jiǎn)與或表達(dá)式的條件，不僅要求其中的乘積項(xiàng)最少，而且要求 。 1 AD 2BCD 3AB 4D 5C 6ABD 7D 8C 9B 10D 1．?dāng)?shù)字信號(hào)是指在 和數(shù)量上都是離散的信號(hào)。 TTL門的輸入端懸空，相當(dāng)于輸入高電平。 （ 12）空載功耗：與非門空載時(shí)電源總電流 ICC與電源電壓 VCC 的乘積。 T 觸發(fā)器的特征方程為 ， JK觸發(fā)器的特征方程為 。 （ 6）最大工作頻率 fmax （ 7）輸入開門電平 UIH：一般 TTL 門電路的 UIH= 2V （ 8）輸入關(guān)門電平 UIL：一般 TTL 門電路的 UIL= （ 9）高電 平輸入電流 IIH：當(dāng)前級(jí)輸出為高電平時(shí)，本級(jí)輸入電路造成的前級(jí)拉電流。 （ 4）低電平輸出電流 IOL： IOL表示電路的灌電流負(fù)載能力。 10 .能夠?qū)崿F(xiàn)“線與”的 TTL 門電路叫 OC門 ，能夠?qū)崿F(xiàn)“線與”的 CMOS 門電路叫 OD 門 。 7. 74LS138 是 3 線 — 8 線譯碼器，譯碼為輸出低電 平有效，若輸入為 A2A1A0=110 時(shí)，輸出 01234567 YYYYYYYY 應(yīng)為 10111111 。 2. 有一數(shù)碼 10010011，作為自然二進(jìn)制數(shù)時(shí)，它相當(dāng)于十進(jìn)制數(shù) 147 ，作為 8421BCD 碼時(shí)，它相當(dāng)于十進(jìn)制數(shù) 93 。 2．由四位移位寄存器構(gòu)成的順序脈沖發(fā)生器可產(chǎn)生 個(gè)順序脈沖。 二進(jìn)制碼 11011110 表示的十進(jìn)制數(shù)為 ，相應(yīng)的 8421BCD 碼為 。 D 觸發(fā)器的特征方程為 ， JK觸發(fā)器的特征方程為 。 構(gòu)成