【正文】 的電路就不能符合要求；同時(shí)，邏輯函數(shù)的化簡(jiǎn)也是一個(gè)重要的環(huán)節(jié)，通過(guò)化簡(jiǎn)，可以用較少的邏輯門實(shí)現(xiàn)相同的邏輯功能，這樣一來(lái)，就降低成本、節(jié)約器件及增加電路可靠性，隨著集成電路的發(fā)展，化簡(jiǎn)的意義已經(jīng)演變成為怎樣使電路最佳，所以，設(shè)計(jì)中必須考慮電路的穩(wěn)定性，即有無(wú)競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象，競(jìng)爭(zhēng)冒險(xiǎn) 會(huì)影響電路的正常工作，如果設(shè)計(jì)的電路有競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象，則需要采用合適的方法予以消除。 試用 TTL 與非門電路，設(shè)計(jì) 3 位奇校驗(yàn)（ 0~7）電路。 圖 43 熱水器示意圖 五、實(shí)驗(yàn)思考 冒險(xiǎn)會(huì)不會(huì)影響組合電路的正常工作？ 最簡(jiǎn)的組合電路是否就是最佳的組合電路？ 24 實(shí)驗(yàn)五 觸發(fā)器計(jì)數(shù)器應(yīng)用 一、實(shí)驗(yàn)?zāi)康? 了解并掌握觸發(fā)器的邏輯功能及觸發(fā)特性。 二、 實(shí)驗(yàn)設(shè)備與器件 序號(hào) 儀器或器件名稱 型號(hào)或規(guī)格 數(shù)量 1 數(shù)字邏輯電路實(shí)驗(yàn)箱 1 2 74LS74 1 3 74LS112 1 4 74LS90 2 5 74LS48 1 6 74LS00 1 三、實(shí)驗(yàn)原理 觸發(fā)器 觸發(fā)器是各種時(shí)序邏輯電路的基本器件之一，雖然它也是由多個(gè)門電路組成，但是電路內(nèi)部存在輸 出對(duì)輸入的信號(hào)正反饋?zhàn)饔?，使得觸發(fā)器具有記憶功能。 圖 53 74LS90 引腳圖 圖 54 74LS90 邏輯符號(hào)圖 表 51 74LS90 功能真值表 輸 入 輸 出 R1 R2 P1 P2 Q3 Q2 Q1 Q0 1 1 0 φ 1 1 φ 0 0 φ 1 1 φ 0 1 1 0 φ 0 φ 0 φ φ 0 φ 0 0 φ φ 0 φ 0 0 0 0 0 0 0 0 0 1 0 0 1 1 0 0 1 計(jì) 數(shù) 計(jì) 數(shù) 計(jì) 數(shù) 計(jì) 數(shù) 目前常用的計(jì)數(shù)器都已有成品，一般來(lái)說(shuō)，除計(jì)數(shù)外，它們還具備清零或預(yù)置功能，本實(shí)驗(yàn)采用的計(jì)數(shù)器為 TTL 的 74LS90，是一塊二 五 十進(jìn)制異步計(jì)數(shù)器，外形為雙列直插，引腳排列如圖 53 所示，圖中的 NC 表示此腳為空腳，不接線，邏輯符號(hào)如圖 54 所示。如果計(jì)數(shù)模值超過(guò) 10，就需要多塊集成電路構(gòu)成。計(jì)數(shù)器、譯碼器及數(shù)碼管的連接如圖 57 所示。 四、實(shí)驗(yàn)內(nèi)容 D 觸發(fā)器邏輯功能的測(cè)試 （ 1）異步置位端 DS 、 DR 的功能測(cè)試 在雙 D 觸發(fā)器 74LS74 中，選定一個(gè) D 觸發(fā)器，將它的 CP 及 D 為任意狀態(tài)， DS 和 DR 由邏輯開(kāi)關(guān)控制，按表 52 改變 DS 和 DR ，測(cè)試 Q 及 Q ，將結(jié)果記錄在表 52 中。 R2； PD =P1 計(jì)數(shù)、譯碼及顯示綜合實(shí)驗(yàn) 將 74LS90 接成 8421 碼計(jì)數(shù)器，用實(shí)驗(yàn)箱上的單脈沖信號(hào)作為計(jì)數(shù)器的計(jì)數(shù)輸入，觀察 數(shù)碼管上顯示的計(jì)數(shù)功能 五、實(shí)驗(yàn)思考 觸發(fā)器的 CP 為什么不能接普通開(kāi)關(guān)（鈕子開(kāi)關(guān)）？ 74LS90 作為 5421 碼輸出時(shí)，按 Q Q Q Q0 排列，則結(jié)果怎樣？如果輸出 Q0、 Q1 接數(shù)碼顯示輸入 D、 C、 B、 A，能否顯示 1~9，為什么？ 29 實(shí)驗(yàn)六 移位寄存器應(yīng)用 一、實(shí)驗(yàn)?zāi)康? 掌握 74LS194 移位寄存器的邏輯功能。移位寄存器的數(shù)據(jù)的輸入和輸出都有串行和并行之分，數(shù)據(jù)的移動(dòng)受公共時(shí)鐘信號(hào)的控制，也就是同步工作的。 又如 M1M0=11，在單脈沖 CP 的作用下， 4位數(shù)據(jù)并行輸入到移位寄存器，然后使 M1 M0=10，表示數(shù)據(jù)可以左移， 左移輸入端 DSL=1 時(shí)，在單脈沖 CP 的作用下，數(shù)據(jù)依次從 Q0 端輸出，空缺位被 DSL 的 1 填補(bǔ)。 Q 輸出通過(guò)不同的組合電路接到 DSR端還可得到不同模值的移位計(jì)數(shù)器或偽隨機(jī)序列發(fā)生器。 步驟： 將 器件 DSL=1， Q0 接指示燈，先并行輸入數(shù)據(jù) D0 D1D2D3D4D5D6D7，然后使器件工作在左移狀態(tài)，用單脈沖作 CP，每輸入一個(gè) CP 觀察輸出結(jié)果。 步驟：器件初態(tài)清零，先使 Q0Q1Q2Q3=0001，輸出 Q0 Q1Q2Q3 接指示燈，記錄指示燈結(jié)果： 圖 66 實(shí)現(xiàn)偽隨機(jī)序列電路圖 （ 2）用 74LS194 及適當(dāng)門實(shí)現(xiàn) M=4 的環(huán)形計(jì)數(shù)器，記錄指示燈結(jié)果。 二、 實(shí)驗(yàn)設(shè)備與器件 序號(hào) 儀器或器件名稱 型號(hào)或規(guī)格 數(shù)量 1 數(shù)字邏輯電路實(shí)驗(yàn)箱 1 2 數(shù)字萬(wàn)用表 1 3 雙蹤示波器 1 4 555 1 5 電阻 、 100 KΩ 各 1 個(gè) 10 KΩ 2 6 電容 1 uF 1 uF 1 三、實(shí)驗(yàn)原理 圖 71 555 定時(shí)器內(nèi)部電路結(jié)構(gòu) 555 定時(shí)器是一種中規(guī)模集成電路，可以產(chǎn)生時(shí)間遲延和多種脈沖信號(hào)，電路功能靈活、負(fù)載能力強(qiáng)、適用范圍廣。比較器的參考電壓由電阻分壓器決定，在控制電壓輸入 CV 端（接于 CA1“ –”端，參考電壓為 VRH）懸空時(shí)， VRH=2VCC/3，而接于 CA2“ +”端上的參考電壓 VRL=VCC/3；若控制電壓輸入 CV 端外接另一固定電壓 VCV，則 VRH= VCV ， VRL= VCV /2。 圖 72 555 定時(shí)器引腳排列圖 圖 73 555 定時(shí)器邏輯符號(hào) 表 71 555 定時(shí)器的功能表 輸 入 輸 出 正跳變觸發(fā) TH 負(fù)跳變觸發(fā) TL 復(fù)位 RD 放電管 T 輸出 Q 0 導(dǎo)通 0 2VCC/3 VCC/3 1 截止 1 2VCC/3 VCC/3 1 導(dǎo)通 0 2VCC/3 VCC/3 1 不變 不變 555 定時(shí)器的應(yīng)用 （ 1）用 555 定時(shí)器構(gòu)成多諧振蕩器 34 多諧振蕩器是一種無(wú)穩(wěn)態(tài)電路，接通電源以后，無(wú)須外加觸發(fā)信號(hào)，就能自動(dòng)地不斷翻轉(zhuǎn)，產(chǎn)生矩形波。在輸出端產(chǎn)生一個(gè)寬度為 tW 的矩形脈沖。 正確聯(lián)接電路。 要求：觀察示波器，畫出 VC 、 Q1 波形；從示波器顯示的波形測(cè)量脈沖參數(shù) tW tWVOH、 VOL，并與理論值比較，計(jì)算 T、 f。 要求：觀察示波器，畫出波形；從示波器顯示的波形測(cè)量脈沖參數(shù) tW、 VOH、 VOL，并與理論值比較。把離散的數(shù)字量轉(zhuǎn)換為連續(xù)變化的模擬量，需要用數(shù) /模轉(zhuǎn)換器，簡(jiǎn)稱 D/A 轉(zhuǎn)換器或DAC。其引腳圖見(jiàn)圖 81。 D/A 芯片 DAC0832 是用 CMOS 工藝制成的單片式 8 位 D/A 轉(zhuǎn)換器，由兩個(gè) 8 位寄存器（輸入寄存器和 DAC 寄存器），一個(gè) 8 位數(shù)模轉(zhuǎn)換器組成 。 CLOCK：時(shí)鐘脈沖輸入 端。 START：?jiǎn)?dòng)信號(hào)，為了啟動(dòng) A/D 變換過(guò)程，應(yīng)在此引腳施加一個(gè)正脈沖，脈沖的上升沿將所有內(nèi)部寄存器清零，在其下降沿開(kāi)始 A/D 變換過(guò)程 。 GND：接地端 。 XFER ：傳送控制信號(hào)，低電平有效，用來(lái)控制 2WR 。 IOUT2： DAC 輸出電流 2， IOUT1+ IOUT2= VREF（ 1–2561） /R。 AGND：模擬接地端 。 假 設(shè)參考電壓 Vr（ +） =5V、 Vr（ — ） =0V，輸出允許的 OE 始終接高電平，使輸出寄存器的內(nèi)容直接送往 D0~D7，并用發(fā)光二極管顯示； d、按表 82 改變 INO 模擬輸入電壓大小，按 一下單脈沖按鈕 P+，即可實(shí)現(xiàn)一次 A/D 變換，將轉(zhuǎn)換結(jié)果填入表 82 中； 表 82 A/D 變換記錄 （參考電壓為 ） 模擬輸入 輸出數(shù)字 量 IN0（ V） D7 D6 D5 D4 D3 D2 D1 D0 。 表 81 ADC0809 地址譯碼與輸入選通關(guān)系 四、實(shí)驗(yàn)內(nèi)容及步驟 A/D 轉(zhuǎn)換 圖 83 A/D 轉(zhuǎn)換電路圖 圖 84 D/A 轉(zhuǎn)換電路圖 a、 按圖 83 實(shí)驗(yàn)電路接線； 被選的輸入模擬通道 輸入地址控制（ ADD） C B A IN0 0 0 0 IN1 0 0 1 IN2 0 1 0 IN3 0 1 1 IN4 1 0 0 IN5 1 0 1 IN6 1 1 0 IN7 1 1 1 39 b、將 3 條地址線 ADDC、 ADDB、 ADDA 都接地，因而選通模擬輸入 INO 通道進(jìn)行 A/D 變換； c、設(shè)時(shí)鐘信號(hào) CLOCK 的頻率為 650KHZ，起動(dòng)信號(hào) START 和地址鎖存 ALE 接單脈沖 P+。 VREF：基準(zhǔn)電壓，通過(guò)它將外部高精度電壓源接至梯形電壓網(wǎng)絡(luò)，電壓范圍為 10V~+10V，也可以接向其它 D/A 轉(zhuǎn)換器的電壓輸出端 。 DI0~DI7：數(shù)據(jù)輸入，其中 DI0 為最 低位， DI7 為最高位，未使用的數(shù)據(jù)輸入端應(yīng)接地，懸空的 DIN 端將視同“ 1” 。 ILE：輸入寄存器允許信號(hào)，高電平有效 。 OE：輸出允許信號(hào)，高電平有效，本信號(hào)為高電平時(shí)，可將輸出寄存器中的數(shù)據(jù)送到數(shù)據(jù)總線上 。 ALE：地址鎖存允許輸入信號(hào)，由低向高電平的正跳變?yōu)橛行?，此時(shí)鎖存上述地址信號(hào)，從而選通相應(yīng)的模擬信號(hào)通道，以便進(jìn)行 A/D 變換 。 ADC0809 引腳含義： IN0~IN7：模擬輸入 。 ALE 將 3 位地址線 ADDC、ADDB、 ADDA 進(jìn)行鎖存，然后由譯碼電路選通 8 路輸入中的某一路進(jìn)行模數(shù)轉(zhuǎn)換。 37 A/D 芯片 ADC0809 是用 CMOS 工藝制成的 8 位 8 通道 A/D 轉(zhuǎn)換器。 五、實(shí)驗(yàn)思考 用 555 定時(shí)器構(gòu)成多諧振蕩器，只改變振蕩周期不改變占空比，應(yīng)調(diào)整哪一個(gè)元件參數(shù)？ 用 555 定時(shí)器構(gòu)成單穩(wěn)態(tài)觸發(fā)器，輸出脈沖寬度 tW 小 于輸入觸發(fā)信號(hào)的周 期，將會(huì)出現(xiàn)什么現(xiàn)象？ 36 實(shí)驗(yàn)八 A/D 和 D/A 轉(zhuǎn)換器 一、實(shí)驗(yàn)?zāi)康? 了解 A/D、 D/A 轉(zhuǎn)換器的工作原理 通過(guò)實(shí)驗(yàn)了解 A/D（ ADC0809）、 D/A（ DAC0832）的性能及使用方法。 正確聯(lián)接電路。 要求：觀察示波器，畫出波形；從示波器顯示的波形測(cè)量脈沖參數(shù) tW tW VOH、 VOL，并 35 與理論值比較，計(jì)算 T、 f。用 555 定時(shí)器構(gòu)成單穩(wěn)態(tài)觸發(fā)器的電路見(jiàn)圖 76，其工作波形如圖 77 所示。用 555 定時(shí)器構(gòu)成多諧振蕩器的電路見(jiàn)圖 74，其工作波形如圖 75 所示。基本觸發(fā)器的 RD 端為直接清零端，低電平有效，平時(shí)可接電源 VCC；泄放晶體管 Tr 提供外接電容的放電回路，故 Tr 又稱為放電管；還有控制電壓輸入CV 端平時(shí)可對(duì)地接一個(gè)去耦電容。 555 定時(shí)器的電路組成 555 定時(shí)器的內(nèi)部電路結(jié)構(gòu)如圖 71 所示，它包括電壓比較器 CA1 和 CA基本 RS 觸發(fā)器、泄放晶體管 Tr 及三個(gè) 5K 電阻構(gòu)成的分壓器等四部分組成。 掌握用 555 定時(shí)器組成的常用脈沖單元。記錄結(jié)果表 63。 步驟：器件初態(tài)清零，先使 Q0Q1Q2Q3Q4Q5Q6Q7=0，輸出 Q0Q1Q2Q3Q4Q5Q6Q7 接指示燈，用單脈沖作 CP，用一個(gè)開(kāi)關(guān)依次串行輸入數(shù)據(jù)至 DSR，一個(gè)數(shù)據(jù)一個(gè) CP。 圖 64 模為 4 的環(huán)形計(jì)數(shù)器電路 圖 65 模為 8 的扭環(huán)形計(jì)數(shù)器 如果把移位寄存器的輸出以一定方式饋送到串行輸入端，則可以得到環(huán)形計(jì)數(shù)器。 表 61 74LS194 4 位雙向移位寄存器功能表 功能 M1 M0 CP CR DSR D0 D1 D2 D3 DSL Q0 Q1 Q2 Q3 清零 ― ― ― 0 ― ― ― ― ― ― 0 0 0 0 預(yù)置 1 1 ↑ 1 ― D0 D1 D2 D3 ― D0 D1 D2 D3 右移 0 1 ↑ 1 DSR― ― ― ― ― DSR D0 D1 D2 左移 1 0 ↑ 1 ― ― ― ― ― DSL D1 D2 D3 DSL 保持 0 0 ― 1 ―