基于fpga的卡爾曼濾波器的設(shè)計(jì)與實(shí)現(xiàn)(文件)
【正文】 y 為未疊加噪聲的原信號(hào)， yv 為疊加高斯白噪聲的待濾波的信號(hào)。 Simulink 仿真結(jié)果（續(xù)） ● modelsim 仿真結(jié)果 在 Simulink中進(jìn)行的仿真是屬于系統(tǒng)驗(yàn)證性質(zhì)的，是對(duì) *.mdl文件進(jìn)行的仿真，并沒(méi)有對(duì)生成的VHDL代碼進(jìn)行過(guò)仿真。 圖 11 modelsim功能仿真圖 ● QuartusⅡ 時(shí)序仿真 基于 FPGA的卡爾曼濾波器各功能模塊設(shè)計(jì) 在 QuartusⅡ 環(huán)境中打開(kāi) DSP Builder建立項(xiàng)目文件，選擇器件型號(hào)進(jìn)行編譯和時(shí)序仿真，得到時(shí)序波形如下圖所示。 圖 14 LA1032邏輯分析儀讀取數(shù)據(jù) 基于 FPGA的卡爾曼濾波器各功能模塊設(shè)計(jì) 利用 LA1032邏輯分析儀驗(yàn)證總體設(shè)計(jì)的正確性 卡爾曼濾波器在多領(lǐng)域中有重要的作用。在實(shí)際應(yīng)用中，可以根據(jù)需要，對(duì)轉(zhuǎn)化的 VHDL程序進(jìn)行修改擴(kuò)充與優(yōu)化，并可作為 IP 核的形式進(jìn)行重復(fù)利用。本設(shè)計(jì)基于 FPGA器件和 AD轉(zhuǎn)換器的數(shù)據(jù)采集系統(tǒng)為硬件平臺(tái)，進(jìn)行了數(shù)據(jù)采集及卡爾曼濾波算法設(shè)計(jì)，尤其對(duì)基于 DSP Builder卡爾曼濾波器的設(shè)計(jì)實(shí)現(xiàn)進(jìn)行了詳述。 圖 13 生成的卡爾曼圖元文件 在 QuartusⅡ 環(huán)境下，整個(gè)系統(tǒng)原理圖設(shè)計(jì)中，調(diào)用各個(gè)子模塊，構(gòu)成完整的設(shè)計(jì)，然后進(jìn)行編譯、仿真、引腳分配等工作，最后配置芯片，把 SRAM對(duì)象文件 (*.sof)下載到 FPGA芯片中，對(duì)硬件進(jìn)行測(cè)試。 基于 FPGA的卡爾曼濾波器各功能模塊設(shè)計(jì) modelsim 仿真結(jié)果（續(xù)） 利用 Modelsim進(jìn)行功能仿真。 （ 2）卡爾曼濾波模型的仿真結(jié)果 ● Simulink 仿真結(jié)果 圖 8 疊加白噪聲的正弦輸入信號(hào) 圖 9 濾波后的信號(hào)和未疊加白噪聲的正弦輸入信號(hào) 采用疊加高斯白噪聲的正弦信號(hào)作為輸入信號(hào)，對(duì)建立的濾波器模型進(jìn)行仿真。本設(shè)計(jì)采用層次化設(shè)計(jì)，依據(jù)卡爾曼濾波算法分解的等式，利用 DSP Builder庫(kù)中的加減乘除模塊以及端口模塊來(lái)實(shí)現(xiàn)建模。 (5)配置芯片 (program device),即把 SRAM對(duì)象文件 (*.sof)下載到 FPGA芯片 . 卡爾曼濾波算法矩陣運(yùn)算的分解 卡爾曼濾波算法涉及到矩陣運(yùn)算，把矩陣運(yùn)算分解成一系列加減乘除運(yùn)算單元，利用 DSP Builder的加減乘除等模塊來(lái)建模實(shí)現(xiàn)。 (3)通過(guò) Altera DSP Builder中的 SignalCompiler模塊把Matlab/Simulink的設(shè)計(jì)文件 ( ＊卡爾曼濾波模塊 DSP Builder 簡(jiǎn)介 DSP Builder是 Altera公司推出的 FPGA 的系統(tǒng)級(jí)設(shè)計(jì)工具。下圖所示為 AD采樣控制模塊與分頻模塊的圖元文件的連接
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1