基于51單片機的交通燈控制電路設(shè)計-wenkub
2024-11-09 17 本頁面
【正文】 } if(flag1||flag2){num2++。TL0=(6553545872)%256。yellow_1=1。ge2=time%10。yellow_1=0。ge2=time%10。red_1=1。ge2=time%10。num2=0。ge2=(time5)%10。time=30。InitInter()。default:。case 4:2_1=0。case 3:1_2=0。case 2:1_1=0。switch(i){ case 1:2_2=0。ET1=1。TH1=(655351835)/256。//數(shù)碼管十位個位const unsigned char ledNum[] ={// 0 1AbcdEF不顯示o(18)H(19)h(20)C(21)0(22)n(23)0xC0,0xF9,0xA4,0xB0,0x99,0x92,0x82,0xF8,0x80,0x90,0x88,0x83,0xA7,0xA1,0x86,0x8e,0xFF,0xbf,0xa3,0x89,0x8b,0xc6,0xc0,0xab }。//個位 東西方向//全局變量 char time=30。sbit 1_1 =P3^6。//東西方向 sbit yellow_1 =P2^1。第一篇：基于51單片機的交通燈控制電路設(shè)計交通燈一、功能要求要求甲車道和乙車道兩條交叉道路上的車輛交替運行，每次通行時間都設(shè)為25秒，黃燈先亮5秒鐘，才能變換運行車道；黃燈亮時，要求每秒鐘閃亮一次。sbit yellow_2 =P2^4。//十位 南北方向 數(shù)碼管位選 sbit 1_2 =P3^7。//倒計時unsigned char num1=0,num2=0。//共陽數(shù)碼管//中斷優(yōu)先級別T0T1，數(shù)碼管顯示中斷間隔2ms，計時時間間隔50ms //計時要求比較精確，間隔長，不應(yīng)該被打斷，故中斷優(yōu)先級要高，使用T0 //數(shù)碼管中斷可以被打斷，打斷時間較短，不會影響顯示，使用T1 //在交通燈中，計時和數(shù)碼管顯示一直進行，故定時器開啟后不用停止 void InitInter(void){ TMOD=0x11。//，2ms TL1=(655351835)%256。TR0=1。P0=ledNum[shi1]。P0=ledNum[ge1]。P0=ledNum[shi2]。P0=ledNum[ge2]。}i++。while(1){red_1=0。while(time5){shi1=time/10。}green_2=1。while(time0){shi1=time/10。}flag2=0。green_1=0。shi1=(time5)/10。flag1=1。shi1=time/10。//red_1=0。num1++。if(num2=10){num2=0。//，2ms TL1=(655351835)%256。在QuartusⅡ軟件環(huán)境中設(shè)計、仿真，并在FPGA實驗板上實現(xiàn)所設(shè)計電路的功能。由于各狀態(tài)持續(xù)時間不同，所以電路的核心控制部分是狀態(tài)機和定時器，狀態(tài)機在定時器觸發(fā)下周期性循環(huán)，狀態(tài)碼控制6個燈以一定的規(guī)律變化。紅、黃、綠燈的閃爍由7485數(shù)字比較器和組合邏輯控制，其中7485數(shù)字比較器用于比較計數(shù)器當前持續(xù)狀態(tài)和所需要的狀態(tài)全部時間，并做出相應(yīng)的變化。1．3．1 脈沖發(fā)生脈沖發(fā)生器為整個系統(tǒng)提供驅(qū)動，將輸入端分配給FPGA實驗板的PIN55引腳，則會由實驗板上產(chǎn)生頻率為10 MHz的輸入脈沖，用7片7490，每一級都構(gòu)成10分頻電路，使頻率從10 MHz降低為1Hz。可根據(jù)計數(shù)器的時鐘觸發(fā)方式，在低位計數(shù)器狀態(tài)碼從全“0”變?yōu)樽畲蟠a值的瞬間，為高位計數(shù)器提供有效的計數(shù)脈沖邊沿。(2)DNUP為計數(shù)方式控制，接高電平為減計數(shù)，接低電平為加計數(shù)。QD為最高位MSB，QA為最低位LSB。系統(tǒng)記數(shù)脈沖為1 Hz時，如表2所示，當I狀態(tài)(東西控制狀態(tài))的定時時間為22 s，計數(shù)器應(yīng)該先預(yù)置22的BCD碼；同理，J狀態(tài)(南北控制狀態(tài))之前應(yīng)該預(yù)置16的BCD碼。置數(shù)和翻轉(zhuǎn)之間有先后關(guān)系，即須先置數(shù)后翻轉(zhuǎn)。1．3．3 時間顯示時間顯示要用到7段顯示譯碼電路，由于是兩位BCD碼，故用二選一數(shù)據(jù)選擇器。編寫組合邏輯真值表，將狀態(tài)信號S，兩個數(shù)字比較器的輸出Y1，Y2和1 Hz脈沖作為輸入，各個燈的狀態(tài)作為輸出。確認結(jié)果后，下載至FPGA實驗板中，進行相應(yīng)的硬件調(diào)試，調(diào)試結(jié)果與仿真結(jié)果相一致。交通燈顯示用實驗箱的交通燈模塊和七段碼管中的任意兩個來顯示。閃爍若干次后，東西路口紅燈亮，而同時南北路口的綠燈亮，南北方向開始通車，延時一段時間后，南北路口的綠燈滅，黃燈開始閃爍。在顯示時間小于3 秒的時候，通車方向的黃燈閃爍。要求對整體電路進行仿真，提供仿真波形圖，并分析結(jié)果硬件測試結(jié)果用照片的形式記錄下來。而采用分成幾個進程來做的方式就明確了每個模塊的內(nèi)容和分工，使其調(diào)理清晰，一目了然；if語句是條件語句，是VHDL語言中常用的基本語句。方案選定：通過以上分析，確定用以上方案為本次設(shè)計的方案。use 。r1為東西方向紅燈，y1為東西方向黃燈，g1為東西方向綠燈；r2為南北方向紅燈，y2為南北方向黃燈，g2為南北方向綠燈ec0,ec1,nc0,nc1:out std_logic_vector(3 downto 0))。使用狀態(tài)機signal k:std_logic。定義一個時鐘，用以控制白天與夜間模式 Begin該進程用以分頻q0:process(clk)variable tt:std_logic_vector(9 downto 0)。 thenif tt=“1111101000” the
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1