【正文】 豐富的仿真語句和庫函數(shù)，使得在任何大系統(tǒng)的設(shè)計早 期就能查驗設(shè)計系統(tǒng)功能的可行性，隨時可對設(shè)計進行仿真模擬。 VHDL 是一種全方位的硬件描述語言，包括系統(tǒng)行為級。就像我們已經(jīng)習以為常的用 C、 C++代替匯編語言一樣，在硬件描述領(lǐng)域也可以用 VHDL來取代原理圖、邏輯狀態(tài)圖等。相比傳統(tǒng)的電路 系統(tǒng)的設(shè)計方法， VHDL 具有多層次描述系統(tǒng)硬件功能的能力，支持自頂向下（ Top to Down）和基于庫（ LibraryBased）的設(shè)計的特點，因此設(shè)計者可以不必了解硬件結(jié)構(gòu)。 【 3】 進入 21 世紀以來， EDA 技術(shù)得到了更大的發(fā)展。較之 70 年代的自動布局布線的 CAD 工具能夠替代設(shè)計中繪圖的重復勞動而言， 80 年代出現(xiàn)的具有自動綜合能力的 CAE 工具則代替了設(shè)計師的部分工作，它在 PCB 設(shè)計方面的原理圖輸入、自動布局布線及 PCB 分析，以及邏輯設(shè)計、邏輯仿真、布爾方程綜合和簡化等方面都擔任了重要角色。 CAD 的概念已見雛形，人們開始利用計算機替代產(chǎn)品設(shè)計過程中的高度重復性的復雜勞動，如利用二維圖形編輯與分析工具，輔助進行集成電路版圖編輯、 PCB 布局布線等工作。進入 20 世紀 90 年代后，電子系統(tǒng)已經(jīng)從電路級系統(tǒng)集成發(fā)展成為包括 ASIC、 FPGA 和嵌入式系統(tǒng)的多種模式， EDA 產(chǎn)業(yè)已經(jīng)成為電子信息類產(chǎn)品的支柱產(chǎn)業(yè)。 利用 EDA 工具，電子設(shè)計師可以從概念、算法、協(xié)議等開始設(shè)計電子系統(tǒng)，大量工作可以通過計算機完成，并可以將電子產(chǎn)品從電路設(shè)計、性能分析到設(shè)計出 IC 版圖或 PCB版圖的整個過程在計算機上自動處理完成。 金陵科技學院學士學位論文 2 EDA、 VHDL 簡介 2 2 EDA、 VHDL 簡介 EDA 技術(shù) EDA 技術(shù)的概念及范疇 隨著數(shù)字 電子技術(shù)的飛速發(fā)展，信息化得到了有力的推動和促進，從與普 通百姓生活息息相關(guān)的手機、計算機、數(shù)字電視，到關(guān)系到國家安定社會和諧的軍用設(shè)備、航天技術(shù)，都采用了數(shù)字電子技術(shù)，它的應(yīng)用已經(jīng)滲透到人們生活的方方面面。通過對實用汽車尾燈控制器的設(shè)計，鞏固和綜合運用所學知識，提高 IC 設(shè)計能力，提高分析、解決計算機技術(shù)實際問題的獨立工作能力。 ASIC（ Application Specific Integrated Circuit）的設(shè)計與制造，電子工程師在實驗室就可以完成，這都得益于PLD 器件的出現(xiàn)及功能強大的 EDA 軟件的支持。不論是在生產(chǎn)、科研還是教學上，波形發(fā)生器都是電子工程師進行信號仿真試驗的最佳工具。s design, making it easy to modify and Quartus II “downloading” FPGA chip,it forms the specific integrated does not have artificial connection,therefore the failure rate is low and the reliability is good. This design uses two methods, one is simple method, Any signal generator is posed by two big modules . That is, a function generator and function select circuit.. This paper alse introduces the design idea of function generator with multiple signals based on DDS technology． It can export four basic waveforms of higher precision such as sine wave and so on. Keywords: VHDL。系統(tǒng)按模塊化方式進行設(shè)計，然后進行編譯、時序仿真和硬件測試等。 畢 業(yè) 設(shè) 計 （ 論 文 ） 設(shè)計 (論文 )題目 ： 基于 FPGA 的 任意信號發(fā)生器的設(shè)計 學生姓名： 指導教師： 二級學院： 龍蟠學院 專 業(yè)： 電子信息工程 班 級： M07 電子信息工程 1 班 學 號： 提交日期： 2021 年 05 月 15 日 答辯日期： 2021 年 05 月 22 日 金陵科技學院學士學位論文 目錄 I 目 錄 摘 要 .......................................................... IV Abstract ....................................................... I 1 緒 論 ....................................................... 1 2 EDA、 VHDL 簡介 ............................................... 2 EDA 技術(shù) ................................................. 2 硬件描述語言 VHDL ........................................ 3 3 PLD、 Quartus II 簡介 .......................................... 6 可編程邏輯器件 PLD ....................................... 6 Quartus II 基本使用方法 .................................. 6 4 數(shù)字系統(tǒng)設(shè)計 ................................................. 8 數(shù)字系統(tǒng)的設(shè)計模型 ...................................... 8 數(shù)字系統(tǒng)的設(shè)計方法 ...................................... 8 5 任意信號發(fā)生器的簡單設(shè)計過程 ................................ 10 系統(tǒng)需求分析 ........................................... 10 任意信號發(fā)生器的工作原理 ................................ 10 各組成模塊及程序 ....................................... 10 6 直接數(shù)字頻率合成器 ......................................... 20 直接數(shù)字合成器簡介 ..................................... 20 系統(tǒng)設(shè)計需求 ............................................ 20 系統(tǒng)設(shè)計方案 ........................................... 20 主要設(shè)計模塊及程序 ...................................... 21 正弦信號的 VHDL 程序?qū)崿F(xiàn) ................................ 30 7 系統(tǒng) 仿真 ................................................... 33 任意信號發(fā)生器的簡單設(shè)計仿真 ............................ 33 直接數(shù)字頻率合成器仿真 ................................. 37 8 基于 FPGA 的硬件測試 ........................................ 38 KHF1 型 FPGA 實驗開發(fā)系統(tǒng) ............................... 38 金陵科技學院學士學位論文 目錄 II 硬件測試 ............................................... 38 結(jié)束語 ........................................................ 40 參考文獻 ...................................................... 41 致謝 .......................................................... 42 金陵科技學院學士學位論文 摘要 III 基于 FPGA 的 任意信號發(fā)生器的設(shè)計 摘 要 關(guān)于信號發(fā)生器， 傳統(tǒng)的設(shè)計方法多基于 模擬電路或單片機或?qū)Ｓ眯酒?，由于成本高或控制方式不靈活或波形種類少不能滿 足實際需求。 此設(shè)計采用了兩種方法，一種是簡單的設(shè)計方法，任意信號發(fā)生器由兩大模塊組成，即函數(shù)發(fā)生電路和函數(shù)選擇電路。 The FPGA。隨著我國經(jīng)濟和科技的發(fā)展，對相應(yīng)的測試儀器和測試手段提出了更高的要求，而波形發(fā)生器已成為測試儀器中至關(guān)重要的一類，因此開發(fā)波形發(fā)生器具有很大的意義?，F(xiàn)在應(yīng)用最廣泛的高密度 PLD 器件主要是現(xiàn)場可編程門陣列 FPGA（ Field Programmable Gate Array）和復雜可編程邏輯器件 CPLD（ Complex Programmable Logic Device）。 基于 FPGA 任意信號發(fā)生器的 設(shè)計作為數(shù)字電子技術(shù)課程的重要組成部分，一方面使我進一步理解 了 課程內(nèi)容，基本掌握 了 數(shù)字系統(tǒng)設(shè)計和調(diào)試的方法，增加 了 集成電路 的 應(yīng)用知識，培養(yǎng) 了 我 們 的實際動手能力以及分析、解決問 題的能力 ； 另一方面也使我更好地鞏固和加深 了 對基礎(chǔ)知識的理解，學會 了 設(shè)計中小型數(shù)字系統(tǒng)的方法，獨立完成調(diào)試過程，增強 了 我 們 理論聯(lián)系實際的能力，提高 了我的 電路分析和設(shè)計能力?，F(xiàn)代電子設(shè)計技術(shù)的核心已逐步轉(zhuǎn)向基于計算機的電子設(shè)計自動化技術(shù)，即 EDA（ Electronic Design Automation）。 EDA 技術(shù)的基本特征 EDA 代表了當今電子設(shè)計技術(shù)的最新發(fā)展方向，它的基本特征是：設(shè)計人員按照 “自頂向下 ”的設(shè)計方法，對整個系統(tǒng)進行方案設(shè)計和功能劃分，系統(tǒng)的關(guān)鍵電路用一片或幾片專用集成電路（ ASIC）實現(xiàn)，然后采用硬件描述語言（ HDL）完成系統(tǒng)行為級設(shè)計，最后通過綜合器和適配器生成最終的目標器件，這樣的設(shè)計方法被稱為高層次的電子設(shè)計方法。 EDA 的蓬勃發(fā)展離不開設(shè)計方法學的進步，回顧過去幾十年電子技術(shù)的發(fā)展歷程，可大致將 EDA 技術(shù)的發(fā)展分為 3 個階段。最具代表性的產(chǎn)品當屬美國 ACCEL 公司的 Tabgo 布線軟件。 20 世紀 90 年代，以在設(shè)計前期將設(shè)計師從事的許多高層次設(shè)計交由工具來完成為目的， EAD 技術(shù)開始從以單個電子產(chǎn)品開發(fā)為對象轉(zhuǎn)向針對系統(tǒng)級電子產(chǎn)品的設(shè)計。高速 DSP、嵌入式處理器軟核的成熟令 EDA 軟件功能日益強大。從系統(tǒng)設(shè)計入手，在頂層進行系統(tǒng)方框圖的劃分和結(jié)構(gòu)設(shè)計，在方框圖一級用 VHDL 對電路的行為進行描述，并進行仿真和糾錯，然后在系統(tǒng)一級進行驗證，最后再用邏輯綜合優(yōu)化工具生成具體的門級邏輯電路的網(wǎng)表，下載到具體的CPLD 器件中去，從而實現(xiàn)可編程的專用集成電路（ ASIC）的設(shè)計。如果采用傳統(tǒng)的電路原理圖設(shè)計方法進行系統(tǒng)設(shè)計，則必須給出完整的具體電路結(jié)構(gòu)圖，且原理圖的描述與實現(xiàn)工藝緊密相連，一旦功能發(fā)生微小的改變則可能要重新設(shè)計整個電路，造成不必要的資源浪費，降低了工作效率。寄存器傳輸級和邏輯門級多個設(shè)計層次，支持結(jié)構(gòu)、數(shù)據(jù)流和行為三種描述形式的混合描述，因此 VHDL 幾乎覆蓋了以往各種硬件俄語言的功能