【正文】 豐富的仿真語(yǔ)句和庫(kù)函數(shù)，使得在任何大系統(tǒng)的設(shè)計(jì)早 期就能查驗(yàn)設(shè)計(jì)系統(tǒng)功能的可行性，隨時(shí)可對(duì)設(shè)計(jì)進(jìn)行仿真模擬。 VHDL 是一種全方位的硬件描述語(yǔ)言，包括系統(tǒng)行為級(jí)。就像我們已經(jīng)習(xí)以為常的用 C、 C++代替匯編語(yǔ)言一樣，在硬件描述領(lǐng)域也可以用 VHDL來(lái)取代原理圖、邏輯狀態(tài)圖等。相比傳統(tǒng)的電路 系統(tǒng)的設(shè)計(jì)方法， VHDL 具有多層次描述系統(tǒng)硬件功能的能力，支持自頂向下（ Top to Down）和基于庫(kù)（ LibraryBased）的設(shè)計(jì)的特點(diǎn)，因此設(shè)計(jì)者可以不必了解硬件結(jié)構(gòu)。 【 3】 進(jìn)入 21 世紀(jì)以來(lái)， EDA 技術(shù)得到了更大的發(fā)展。較之 70 年代的自動(dòng)布局布線的 CAD 工具能夠替代設(shè)計(jì)中繪圖的重復(fù)勞動(dòng)而言， 80 年代出現(xiàn)的具有自動(dòng)綜合能力的 CAE 工具則代替了設(shè)計(jì)師的部分工作，它在 PCB 設(shè)計(jì)方面的原理圖輸入、自動(dòng)布局布線及 PCB 分析，以及邏輯設(shè)計(jì)、邏輯仿真、布爾方程綜合和簡(jiǎn)化等方面都擔(dān)任了重要角色。 CAD 的概念已見(jiàn)雛形，人們開(kāi)始利用計(jì)算機(jī)替代產(chǎn)品設(shè)計(jì)過(guò)程中的高度重復(fù)性的復(fù)雜勞動(dòng)，如利用二維圖形編輯與分析工具，輔助進(jìn)行集成電路版圖編輯、 PCB 布局布線等工作。進(jìn)入 20 世紀(jì) 90 年代后，電子系統(tǒng)已經(jīng)從電路級(jí)系統(tǒng)集成發(fā)展成為包括 ASIC、 FPGA 和嵌入式系統(tǒng)的多種模式， EDA 產(chǎn)業(yè)已經(jīng)成為電子信息類產(chǎn)品的支柱產(chǎn)業(yè)。 利用 EDA 工具，電子設(shè)計(jì)師可以從概念、算法、協(xié)議等開(kāi)始設(shè)計(jì)電子系統(tǒng)，大量工作可以通過(guò)計(jì)算機(jī)完成，并可以將電子產(chǎn)品從電路設(shè)計(jì)、性能分析到設(shè)計(jì)出 IC 版圖或 PCB版圖的整個(gè)過(guò)程在計(jì)算機(jī)上自動(dòng)處理完成。 金陵科技學(xué)院學(xué)士學(xué)位論文 2 EDA、 VHDL 簡(jiǎn)介 2 2 EDA、 VHDL 簡(jiǎn)介 EDA 技術(shù) EDA 技術(shù)的概念及范疇 隨著數(shù)字 電子技術(shù)的飛速發(fā)展，信息化得到了有力的推動(dòng)和促進(jìn)，從與普 通百姓生活息息相關(guān)的手機(jī)、計(jì)算機(jī)、數(shù)字電視，到關(guān)系到國(guó)家安定社會(huì)和諧的軍用設(shè)備、航天技術(shù)，都采用了數(shù)字電子技術(shù)，它的應(yīng)用已經(jīng)滲透到人們生活的方方面面。通過(guò)對(duì)實(shí)用汽車尾燈控制器的設(shè)計(jì)，鞏固和綜合運(yùn)用所學(xué)知識(shí)，提高 IC 設(shè)計(jì)能力，提高分析、解決計(jì)算機(jī)技術(shù)實(shí)際問(wèn)題的獨(dú)立工作能力。 ASIC（ Application Specific Integrated Circuit）的設(shè)計(jì)與制造，電子工程師在實(shí)驗(yàn)室就可以完成，這都得益于PLD 器件的出現(xiàn)及功能強(qiáng)大的 EDA 軟件的支持。不論是在生產(chǎn)、科研還是教學(xué)上，波形發(fā)生器都是電子工程師進(jìn)行信號(hào)仿真試驗(yàn)的最佳工具。s design, making it easy to modify and Quartus II “downloading” FPGA chip,it forms the specific integrated does not have artificial connection,therefore the failure rate is low and the reliability is good. This design uses two methods, one is simple method, Any signal generator is posed by two big modules . That is, a function generator and function select circuit.. This paper alse introduces the design idea of function generator with multiple signals based on DDS technology． It can export four basic waveforms of higher precision such as sine wave and so on. Keywords: VHDL。系統(tǒng)按模塊化方式進(jìn)行設(shè)計(jì)，然后進(jìn)行編譯、時(shí)序仿真和硬件測(cè)試等。 畢 業(yè) 設(shè) 計(jì) （ 論 文 ） 設(shè)計(jì) (論文 )題目 ： 基于 FPGA 的 任意信號(hào)發(fā)生器的設(shè)計(jì) 學(xué)生姓名： 指導(dǎo)教師： 二級(jí)學(xué)院： 龍?bào)磳W(xué)院 專 業(yè)： 電子信息工程 班 級(jí)： M07 電子信息工程 1 班 學(xué) 號(hào)： 提交日期： 2021 年 05 月 15 日 答辯日期： 2021 年 05 月 22 日 金陵科技學(xué)院學(xué)士學(xué)位論文 目錄 I 目 錄 摘 要 .......................................................... IV Abstract ....................................................... I 1 緒 論 ....................................................... 1 2 EDA、 VHDL 簡(jiǎn)介 ............................................... 2 EDA 技術(shù) ................................................. 2 硬件描述語(yǔ)言 VHDL ........................................ 3 3 PLD、 Quartus II 簡(jiǎn)介 .......................................... 6 可編程邏輯器件 PLD ....................................... 6 Quartus II 基本使用方法 .................................. 6 4 數(shù)字系統(tǒng)設(shè)計(jì) ................................................. 8 數(shù)字系統(tǒng)的設(shè)計(jì)模型 ...................................... 8 數(shù)字系統(tǒng)的設(shè)計(jì)方法 ...................................... 8 5 任意信號(hào)發(fā)生器的簡(jiǎn)單設(shè)計(jì)過(guò)程 ................................ 10 系統(tǒng)需求分析 ........................................... 10 任意信號(hào)發(fā)生器的工作原理 ................................ 10 各組成模塊及程序 ....................................... 10 6 直接數(shù)字頻率合成器 ......................................... 20 直接數(shù)字合成器簡(jiǎn)介 ..................................... 20 系統(tǒng)設(shè)計(jì)需求 ............................................ 20 系統(tǒng)設(shè)計(jì)方案 ........................................... 20 主要設(shè)計(jì)模塊及程序 ...................................... 21 正弦信號(hào)的 VHDL 程序?qū)崿F(xiàn) ................................ 30 7 系統(tǒng) 仿真 ................................................... 33 任意信號(hào)發(fā)生器的簡(jiǎn)單設(shè)計(jì)仿真 ............................ 33 直接數(shù)字頻率合成器仿真 ................................. 37 8 基于 FPGA 的硬件測(cè)試 ........................................ 38 KHF1 型 FPGA 實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng) ............................... 38 金陵科技學(xué)院學(xué)士學(xué)位論文 目錄 II 硬件測(cè)試 ............................................... 38 結(jié)束語(yǔ) ........................................................ 40 參考文獻(xiàn) ...................................................... 41 致謝 .......................................................... 42 金陵科技學(xué)院學(xué)士學(xué)位論文 摘要 III 基于 FPGA 的 任意信號(hào)發(fā)生器的設(shè)計(jì) 摘 要 關(guān)于信號(hào)發(fā)生器， 傳統(tǒng)的設(shè)計(jì)方法多基于 模擬電路或單片機(jī)或?qū)Ｓ眯酒?，由于成本高或控制方式不靈活或波形種類少不能滿 足實(shí)際需求。 此設(shè)計(jì)采用了兩種方法，一種是簡(jiǎn)單的設(shè)計(jì)方法，任意信號(hào)發(fā)生器由兩大模塊組成，即函數(shù)發(fā)生電路和函數(shù)選擇電路。 The FPGA。隨著我國(guó)經(jīng)濟(jì)和科技的發(fā)展，對(duì)相應(yīng)的測(cè)試儀器和測(cè)試手段提出了更高的要求，而波形發(fā)生器已成為測(cè)試儀器中至關(guān)重要的一類，因此開(kāi)發(fā)波形發(fā)生器具有很大的意義。現(xiàn)在應(yīng)用最廣泛的高密度 PLD 器件主要是現(xiàn)場(chǎng)可編程門陣列 FPGA（ Field Programmable Gate Array）和復(fù)雜可編程邏輯器件 CPLD（ Complex Programmable Logic Device）。 基于 FPGA 任意信號(hào)發(fā)生器的 設(shè)計(jì)作為數(shù)字電子技術(shù)課程的重要組成部分，一方面使我進(jìn)一步理解 了 課程內(nèi)容，基本掌握 了 數(shù)字系統(tǒng)設(shè)計(jì)和調(diào)試的方法，增加 了 集成電路 的 應(yīng)用知識(shí)，培養(yǎng) 了 我 們 的實(shí)際動(dòng)手能力以及分析、解決問(wèn) 題的能力 ； 另一方面也使我更好地鞏固和加深 了 對(duì)基礎(chǔ)知識(shí)的理解，學(xué)會(huì) 了 設(shè)計(jì)中小型數(shù)字系統(tǒng)的方法，獨(dú)立完成調(diào)試過(guò)程，增強(qiáng) 了 我 們 理論聯(lián)系實(shí)際的能力，提高 了我的 電路分析和設(shè)計(jì)能力?，F(xiàn)代電子設(shè)計(jì)技術(shù)的核心已逐步轉(zhuǎn)向基于計(jì)算機(jī)的電子設(shè)計(jì)自動(dòng)化技術(shù)，即 EDA（ Electronic Design Automation）。 EDA 技術(shù)的基本特征 EDA 代表了當(dāng)今電子設(shè)計(jì)技術(shù)的最新發(fā)展方向，它的基本特征是：設(shè)計(jì)人員按照 “自頂向下 ”的設(shè)計(jì)方法，對(duì)整個(gè)系統(tǒng)進(jìn)行方案設(shè)計(jì)和功能劃分，系統(tǒng)的關(guān)鍵電路用一片或幾片專用集成電路（ ASIC）實(shí)現(xiàn)，然后采用硬件描述語(yǔ)言（ HDL）完成系統(tǒng)行為級(jí)設(shè)計(jì)，最后通過(guò)綜合器和適配器生成最終的目標(biāo)器件，這樣的設(shè)計(jì)方法被稱為高層次的電子設(shè)計(jì)方法。 EDA 的蓬勃發(fā)展離不開(kāi)設(shè)計(jì)方法學(xué)的進(jìn)步，回顧過(guò)去幾十年電子技術(shù)的發(fā)展歷程，可大致將 EDA 技術(shù)的發(fā)展分為 3 個(gè)階段。最具代表性的產(chǎn)品當(dāng)屬美國(guó) ACCEL 公司的 Tabgo 布線軟件。 20 世紀(jì) 90 年代，以在設(shè)計(jì)前期將設(shè)計(jì)師從事的許多高層次設(shè)計(jì)交由工具來(lái)完成為目的， EAD 技術(shù)開(kāi)始從以單個(gè)電子產(chǎn)品開(kāi)發(fā)為對(duì)象轉(zhuǎn)向針對(duì)系統(tǒng)級(jí)電子產(chǎn)品的設(shè)計(jì)。高速 DSP、嵌入式處理器軟核的成熟令 EDA 軟件功能日益強(qiáng)大。從系統(tǒng)設(shè)計(jì)入手，在頂層進(jìn)行系統(tǒng)方框圖的劃分和結(jié)構(gòu)設(shè)計(jì)，在方框圖一級(jí)用 VHDL 對(duì)電路的行為進(jìn)行描述，并進(jìn)行仿真和糾錯(cuò)，然后在系統(tǒng)一級(jí)進(jìn)行驗(yàn)證，最后再用邏輯綜合優(yōu)化工具生成具體的門級(jí)邏輯電路的網(wǎng)表，下載到具體的CPLD 器件中去，從而實(shí)現(xiàn)可編程的專用集成電路（ ASIC）的設(shè)計(jì)。如果采用傳統(tǒng)的電路原理圖設(shè)計(jì)方法進(jìn)行系統(tǒng)設(shè)計(jì)，則必須給出完整的具體電路結(jié)構(gòu)圖，且原理圖的描述與實(shí)現(xiàn)工藝緊密相連，一旦功能發(fā)生微小的改變則可能要重新設(shè)計(jì)整個(gè)電路，造成不必要的資源浪費(fèi)，降低了工作效率。寄存器傳輸級(jí)和邏輯門級(jí)多個(gè)設(shè)計(jì)層次，支持結(jié)構(gòu)、數(shù)據(jù)流和行為三種描述形式的混合描述，因此 VHDL 幾乎覆蓋了以往各種硬件俄語(yǔ)言的功能