【正文】 邏輯器件開發(fā)軟件。 第三代EDA系統(tǒng)中除了引入硬件描述語言，還引入了行為綜合工具和邏輯綜合工具，采用較高的抽象層次進(jìn)行設(shè)計(jì)，并按層次式方法進(jìn)行管理，可大大提高處理復(fù)雜設(shè)計(jì)的能力，縮短設(shè)計(jì)周期，綜合優(yōu)化工具的采用使芯片的品質(zhì)如面積、速度和功耗等獲得了優(yōu)化，因而第三代EDA系統(tǒng)迅速得到了推廣應(yīng)用?，F(xiàn)在隨著電子技術(shù)的發(fā)展，產(chǎn)品的技術(shù)含量越來越高，使得芯片的復(fù)雜程度越來越高，人們對數(shù)萬門乃至數(shù)百萬門設(shè)計(jì)的需求也越來越多，特別是專用集成電路（ASIC）設(shè)計(jì)技術(shù)的日趨進(jìn)步和完善，推動了數(shù)字系統(tǒng)設(shè)計(jì)的迅速發(fā)展。隨著我國的經(jīng)濟(jì)日益增長，社會對電子產(chǎn)品的需求量也就越來越大，目前，我國的電子產(chǎn)品市場正在迅速的壯大，市場前景廣闊。K相位累加器波形ROMD/A轉(zhuǎn)換低通濾波 信號輸出時(shí)鐘 圖12 直接頻率合成器框圖 本文研究的內(nèi)容采用FPGA的方法設(shè)計(jì)信號發(fā)生器可以產(chǎn)生頻率比較高的信號，例如頻率為幾M的正弦波。由于用硬件電路取代了計(jì)算機(jī)的控制，信號輸出穩(wěn)定度高。計(jì)數(shù)器產(chǎn)生的地址碼提供讀出存儲器中波形數(shù)據(jù)所需要的地址信號，波形數(shù)據(jù)依次讀出后送至高速D/A轉(zhuǎn)換器，將之轉(zhuǎn)變?yōu)槟M量，經(jīng)低通濾波器后輸出所需的波形。在一個(gè)DMA操作中，只能在一個(gè)D/A轉(zhuǎn)換器和存儲器之間傳送數(shù)據(jù)，無法實(shí)現(xiàn)多通道的信號輸出。受計(jì)算機(jī)運(yùn)行速度的限制，輸出信號的頻率較低。 計(jì)算機(jī)根據(jù)波形的函數(shù)表達(dá)式，計(jì)算出一系列波形數(shù)據(jù)瞬時(shí)值，并定時(shí)地逐個(gè)傳送給D/A轉(zhuǎn)換器，合成出所需要的波形。不過現(xiàn)在新的臺式儀器的形態(tài)，和幾年前的己有很大的不同。目前，波形發(fā)生器由獨(dú)立的臺式儀器和適用于個(gè)人計(jì)算機(jī)的插卡以及新近開發(fā)的VXI模塊。同時(shí)可以利用一種強(qiáng)有力的數(shù)學(xué)方程輸入方式，復(fù)雜的波形可以由幾個(gè)比較簡單的公式復(fù)合成v=f(t)形式的波形方程的數(shù)學(xué)表達(dá)式產(chǎn)生。 到了二十一世紀(jì)，隨著集成電路技術(shù)的高速發(fā)展，出現(xiàn)了多種工作頻率可過GHz的DDS芯片，同時(shí)也推動了函數(shù)波形發(fā)生器的發(fā)展，2005年Agilent能夠產(chǎn)生高達(dá)50OMHz的頻率，采樣的頻率可達(dá) 。這時(shí)期的波形發(fā)生器多以軟件為主，實(shí)質(zhì)是采用微處理器對DAC的程序控制，就可以得到各種簡單的波形。這個(gè)時(shí)期的波形發(fā)生器多采用模擬電子技術(shù)，而且模擬器件構(gòu)成的電路存在著尺寸大、價(jià)格貴、功耗大等缺點(diǎn)，并且要產(chǎn)生較為復(fù)雜的信號波形，則電路結(jié)構(gòu)非常復(fù)雜。而基于頻率合成技術(shù)制成的信號發(fā)生器，由于可以獲得很高的頻率穩(wěn)定度和精確度，因此發(fā)展非常迅速，尤其是最近隨著現(xiàn)代電子技術(shù)的不斷發(fā)展，其應(yīng)用更是有了質(zhì)的飛躍?？梢姡瑸檫m應(yīng)現(xiàn)代電子技術(shù)的不斷發(fā)展和市場需求，研究制作高性能的任意波形發(fā)生器十分有必要，而且意義重大。波形發(fā)生器即通常所說的信號發(fā)生器是一種常用的信號源，它具有信源的所有特點(diǎn)。直接數(shù)字頻率合成(DDS)是二十世紀(jì)七十年代初提出的一種個(gè)數(shù)字的頻率合成技術(shù)，其查表合成波形的方法可以滿足產(chǎn)生任意波形的要求。由于現(xiàn)場可編程門陣列(FPGA)具有高集成度、高速度、可實(shí)現(xiàn)大容量存儲器功能的特性，能有效地實(shí)現(xiàn)DDS技術(shù)，極大的提高信號發(fā)生器的性能，降低生產(chǎn)成木。信號源有很多種，包括正弦波信號源、函數(shù)發(fā)生器、脈沖發(fā)生器、掃描發(fā)生器、任意波形發(fā)生器、合成信號源等。一般傳統(tǒng)的信號發(fā)生器都采用諧振法，即用具有頻率選擇性的回路來產(chǎn)生正弦振蕩，獲得所需頻率。 課題研究現(xiàn)狀和應(yīng)用 信號發(fā)生器是能夠產(chǎn)生大量的標(biāo)準(zhǔn)信號和用戶定義信號，并保證高精度、高穩(wěn)定性、可重復(fù)性和易操作性的電子儀器。同時(shí)，主要表現(xiàn)為兩個(gè)突出問題，一是通過電位器的調(diào)節(jié)來實(shí)現(xiàn)輸出頻率的調(diào)節(jié)，因此很難將頻率調(diào)到某一固定值。 90年代末，出現(xiàn)幾種真正高性能、高價(jià)格的函數(shù)發(fā)生器、但是HP公司推出了型號為HP77OS的信號模擬裝置系統(tǒng)，它由HP877OA任意波形數(shù)字化和HP1776A波形發(fā)生軟件組成。由上面的產(chǎn)品可以看出，函數(shù)波形發(fā)生器發(fā)展很快近幾年來，國際上波形發(fā)生器技術(shù)發(fā)展主要體現(xiàn)在以下幾個(gè)方面: ，輸出波形頻率的提高，使得波形發(fā)生器能應(yīng)用于越來越廣的領(lǐng)域。從而促進(jìn)了函數(shù)波形發(fā)生器向任意波形發(fā)生器的發(fā)展，各種計(jì)算機(jī)語言的飛速發(fā)展也對任意波形發(fā)生器軟件技術(shù)起到了推動作用。由于VXI總線的逐漸成熟和對測量儀器的高要求，在很多領(lǐng)域需要使用VXI系統(tǒng)測量產(chǎn)生復(fù)雜的波形，VXI的系統(tǒng)資源提供了明顯的優(yōu)越性，但由于開發(fā)VXI模塊的周期長，而且需要專門的VXI機(jī)箱的配套使用，使得波形發(fā)生器VXI模塊僅限于航空、軍事及國防等大型領(lǐng)域。這些新一代臺式儀器具有多種特性，可以執(zhí)行多種功能。這種方式具有電路簡單、實(shí)現(xiàn)方便等特點(diǎn)。 DMA輸出方式 DMA(direct memo access)方式輸出不依賴于程序的執(zhí)行，由DMA控制器申請總線控制權(quán)，通過地址總線給出存儲器的地址信號，同時(shí)選通存儲器和D/A轉(zhuǎn)換器，在兩者之間建立直接的數(shù)據(jù)通道，使存儲器相應(yīng)單元中的波形數(shù)據(jù)傳送給D/A轉(zhuǎn)換器轉(zhuǎn)換后輸出信號。采用可變時(shí)鐘計(jì)數(shù)器尋址波形存儲器表，該方法是一種傳統(tǒng)型任意波形發(fā)生器?？梢妭鹘y(tǒng)的任意波形發(fā)生器采用可變時(shí)鐘和計(jì)數(shù)器尋址波形存儲器表，此方法的優(yōu)點(diǎn)是產(chǎn)生的地址連續(xù)，輸出波形質(zhì)量高。如需更新輸出信號，不必改動任何線路和元器件，只需改寫存儲器中的波形數(shù)據(jù)即可。通常正弦波產(chǎn)生的方法是采用MCU+DDS的方法，但是由于DDS的造價(jià)比較高，所以在指標(biāo)要求不高的情況下，可以使用FPGA來實(shí)現(xiàn)DDS頻率合成的原理來產(chǎn)生較高頻率的正弦波，任意波形的信號也是如此。FPGA(Field Programmable Gate Array,現(xiàn)場可編程門陣列)在現(xiàn)代數(shù)字電路設(shè)計(jì)中發(fā)揮著越來越重要的作用。僅靠原理圖輸入方式已不能滿足要求，采用硬件描述語言VHDL的設(shè)計(jì)方式應(yīng)運(yùn)而生，解決了傳統(tǒng)用電路原理圖設(shè)計(jì)大系統(tǒng)工程時(shí)的諸多不便，成為電子電路設(shè)計(jì)人員的最得力助手。目前，最通用的硬件描述語言有VHDL和VerilogHDL兩種，現(xiàn)在大多設(shè)計(jì)者都使用93年版標(biāo)準(zhǔn)的VHDL，并且通過了IEEE認(rèn)定，成為世界范圍內(nèi)通用的數(shù)字系統(tǒng)設(shè)計(jì)標(biāo)準(zhǔn)。2 DDS的原理及性能 頻率合成器簡介 頻率合成技術(shù)概述 頻率合成器是現(xiàn)代電子系統(tǒng)的重要組成部分，它作為電子系統(tǒng)的“心臟”，在通信、雷達(dá)、電子對抗、導(dǎo)航、儀器儀表等許多領(lǐng)域中得到廣泛的應(yīng)用。采用鎖相技術(shù)的間接頻率合成。直接頻率合成能實(shí)現(xiàn)快速頻率變換、幾乎任意高的頻率分辨力、低相位噪聲及很高的輸出頻率。而這些足以抵消其所有優(yōu)點(diǎn)。早在1932年DeBellescize提出的同步檢波理論中首次公布發(fā)表了對鎖相環(huán)路的描述。但是鎖相頻率合成器也存在一些問題，以致難于滿足合成器多方面的性能要求。完成直接數(shù)字頻率合成的辦它是目前最新的產(chǎn)生頻率源的頻率合成技術(shù)。目前用的最多的是查表法。一般傳統(tǒng)的信號發(fā)生器采用諧振法，即用具有頻率選擇性的正反饋回路來產(chǎn)生正弦振蕩，獲得所需頻率信號，但難以產(chǎn)生大量的具有同一穩(wěn)定度和準(zhǔn)確度的不同頻率。:指的是輸出頻率在一定時(shí)間間隔內(nèi)和標(biāo)準(zhǔn)頻率偏差的數(shù)值，它分長期、短期和瞬時(shí)穩(wěn)定度三種。:指的是頻率合成器是否具有調(diào)幅(AM)、調(diào)頻(FM)、調(diào)相(PM)等功能。從而使輸出結(jié)果每一個(gè)時(shí)鐘周期遞增K。DDS直接從“相位”的概念出發(fā)進(jìn)行頻率合成。這樣，相位累加器在每一個(gè)時(shí)鐘脈沖輸入時(shí)，把頻率控制字累加一次，相位累加器輸出的數(shù)據(jù)就是合成信號的相位，相位累加器的溢出頻率就是DDS輸出的信號頻率。ROM表完成將累加器相位信息轉(zhuǎn)換為幅值信息的功能。用相位累加器輸出的數(shù)據(jù)作為波形存儲器的相位取樣地址，這樣就可以把存儲在波形存儲器內(nèi)的波形抽樣值(二進(jìn)制編碼)經(jīng)查找表查出，完成相位到幅值轉(zhuǎn)換。系統(tǒng)工作時(shí)，累加器的單個(gè)時(shí)鐘周期的增量值為相應(yīng)角頻率 因DDS輸出信號是對正弦波的抽樣合成的，所以應(yīng)滿足Niqust定理要求，DDS輸出頻率步進(jìn)間隔為。(2) 頻率切換速度快，可達(dá)us量級。(6) 可以產(chǎn)生任意波形。(3) DDS輸出雜散比較大，這是由于信號合成過程中的相位截?cái)嗾`差、D/A轉(zhuǎn)換器的截?cái)嗾`差和D/A轉(zhuǎn)換器的非線性造成的。在比較新的DDS芯片中普遍都采用了12bit的D/A轉(zhuǎn)換器。和C語言一樣，G語言定義了數(shù)據(jù)模型、結(jié)構(gòu)類型和模塊調(diào)用語法規(guī)則等編程語言的基本要素，在功能的完善性和應(yīng)用的靈活性上不比任何高級語言差。G語言和傳統(tǒng)語言最大的區(qū)別在于編程方式，一般的高級語言采用文本編程，而G語言采用圖形化的編程方式。CPLD是復(fù)雜可編程邏輯器件（Complex Programmable Logic Device）的簡稱，F(xiàn)PGA是現(xiàn)場可編程門陣列（Field Programmable Gate Array）的簡稱。早期的可編程邏輯器件都屬于低密度PLD（Programmable Logic Device），結(jié)構(gòu)簡單，設(shè)計(jì)靈活，但規(guī)模小，難以實(shí)現(xiàn)復(fù)雜的邏輯功能。每個(gè)單元簡介如下：（1）可編程輸入/輸出單元（I/O單元）。FPGA一般依賴寄存器完成同步時(shí)序邏輯設(shè)計(jì)。嵌入式塊RAM可以配置為單端口RAM、雙端口RAM、偽雙端口RAM、CAM、FIFO等存儲結(jié)構(gòu)。（5）底層嵌入功能單元。 VHDL簡介VHDL（VeryHighSpeed Integrated Circuit Hardware Description Language）誕生于1