數(shù)字邏輯設(shè)計第8章-wenkub
2022-09-12 21:44:23 本頁面
【正文】 左移 01 右移 11 載入 Qi* = S1’因此要實現(xiàn)的電路的框圖如圖所示。 計數(shù)值不是 1111，計數(shù)輸出 +1，計數(shù)使能 CNTEN=1 計數(shù)值為 1111， GO=1，計數(shù)輸出 +1，計數(shù)使能 CNTEN=1 GO=0，計數(shù)輸出不變，計數(shù)使能 CNTEN=0 45 GO信號如何接到 ENP、 ENT？ 計滿 16個脈沖后會停下來，直至 GO=1。 —— m2n 情況 用 4位二進制計數(shù)器 74x163實現(xiàn)模 11計數(shù)器 CLK Q0 Q1 Q2 Q3 思考： 如果是 74x161 （異步清零） 怎么連接？ 32 33 模 10計數(shù)器 34 用 4位二進制計數(shù)器 74x163實現(xiàn)模 11計數(shù)器 ? 置數(shù)法 —— m2n 情況 S0 S1 S2 S3 S4 S12 S11 S10 S9 S8 S7 S6 S5 S13 S14 S15 計數(shù)到 1111時， 利用同步預置數(shù)端 強制輸出為 0101 35 用 4位二進制計數(shù)器 74x163實現(xiàn)模 11計數(shù)器 ? 置數(shù)法 —— m2n 情況 CLK Q0 Q1 Q2 Q3 計數(shù)到 1111時， 利用同步預置數(shù)端 強制輸出為 0101 36 74x163用作余 3碼計數(shù)器 S0 S1 S2 S3 S4 S12 S11 S10 S9 S8 S7 S6 S5 S13 S14 S15 0011 1100 37 74x163用作余 3碼計數(shù)器 1 1 0 0 38 CLK Q0 Q1 Q2 Q3 COUNT 3 4 5 6 7 8 9 10 11 12 3 Q3： 十分頻， 占空比 50％ 39 74x163用作 2421碼計數(shù)器 十進制數(shù) 2421碼 0 0000 1 0001 2 0010 3 0011 4 0100 5 1011 6 1100 7 1101 8 1110 9 1111 S0 S1 S2 S3 S4 S12 S11 S10 S9 S8 S7 S6 S5 S13 S14 S15 40 分析下面電路的模為多少？ CLK CLR LD ENP ENT A QA B QB C QC D QD RCO 74x163 0 1 1 +5V CLOCK QD QC QB QA 0 0 0 0 0 1 1 0 0 1 1 1 1 0 0 0 1 1 1 0 1 1 1 1 QB多少分頻？ QD？ 其它狀態(tài)？ 41 分析下面電路的模為多少？ CLK CLR LD ENP ENT A QA B QB C QC D QD RCO 74x163 0 1 +5V CLOCK 模 12計數(shù)器 QD： 12分頻 占空比 50％ 42 ? 利用 74X163和必要的門電路設(shè)計一模14計數(shù)器，計數(shù)序列為： 1 1 1 1 2… ..。 … EN Q T Q ? 利用有使能端的 T 觸發(fā)器實現(xiàn)： Q* = EN已知此檢測器的輸入、輸出序列如下： 1）序列不可重疊 輸入 X： 0 0 1 0 1 0 1 0 0 1 1 0 1 0 0 輸出 Z： 0 0 0 1 0 0 0 1 0 0 0 0 0 1 0 0 2）序列可重疊 輸入 X： 0 0 1 0 1 0 1 0 0 1 1 0 1 0 0 輸出 Z： 0 0 0 1 0 1 0 1 0 0 0 0 0 1 0 0 4 時鐘同步狀態(tài)機結(jié)構(gòu) 下一狀 態(tài)邏輯 F 狀態(tài) 存儲器 時鐘 輸出 邏輯 G 輸入 輸出 時鐘 信號 激勵 當前狀態(tài) 激勵方程 驅(qū)動方程 狀態(tài)方程 轉(zhuǎn)移方程 輸出方程 5 CLOCK Ht Ltclkt觸發(fā)器輸出 ffpdtbt組合電路輸出 觸發(fā)器輸入 holdtsetupt建立時間容限 s e t u pc o m b ( m a x )( m a x )f f p dc l k tttt －－－保持時間容限 h o l dc o m b ( m i n ))m i n(ffp d ttt －?6 Latched and FlipFlops ? SSI latches and flipflops 1Q 1Q 2Q 2Q 3Q 3Q 4Q 4Q 1,2C 1D 2D 3,4C 3D 4D 74x375 D latch PR D Q CLK Q CLR 74x74 PR J Q CLK K Q CLR 74x109 PR J Q CLK K Q CLR 74x112 7 D Q C Q D Q C Q D Q C Q D Q C Q DIN[3:0] WR DOUT[3:0] RD Multibit Registers and Latches 鎖存器的應用 —— 多位鎖存器 寄存器（ register） 共用同一時鐘的多個 D 觸發(fā)器組合在一起 通常用來存儲一組 相關(guān)的二進制數(shù)。例 題 例：試用 D觸發(fā)器和門電路設(shè)計一個狀態(tài)轉(zhuǎn)換為0?2?4?1?3?0?… 的模 5同步計數(shù)器。 8 4bit register 74x175 6bit register 74x174 1D 2D 3D 4D CLK CLR_L 9 8bit register 74x374（ 三態(tài)輸出） OE Output enable 10 74x377 （使能） 74x273 （ 異步清零） CLK 74x374 （ 輸出使能） 11 74x377（ 使能） EN EN’ 二選一多路復用結(jié)構(gòu) 12 寄存器（ register） 和鎖存器（ latch） 有什么區(qū)別？ ? 寄存器：邊沿觸發(fā)特性 ? 鎖存器： C有效期間輸出跟隨輸入變化 74x374 輸出使能 8位寄存器 74x373 輸出使能 8位鎖存器 13 Counters – 模（ modulus）： 循環(huán)中的狀態(tài)個數(shù) – 模 m計數(shù)器（又稱 m分頻計數(shù)器） – n位二進制計數(shù)器 狀態(tài)圖中包含有一個循環(huán)的任何時鐘時序電路 S1 S2 S3 Sm S5 S4 EN EN EN EN EN EN EN EN’ EN’ EN’ EN’ EN’ EN’ 14 ? 計數(shù)器的分類 – 按時鐘：同步、異步 – 按計數(shù)方式：加法、減法、可逆 – 按編碼方式：二進制、十進制 BCD碼
語文相關(guān)推薦
鄂ICP備17016276號-1