【正文】 成 21，為取下一條指令做好準備； (PC)+1 PC (3) (AR) ABUS (4)所選存儲器單元 20的內(nèi)容經(jīng)過數(shù)據(jù)總線，傳送到數(shù)據(jù)緩沖寄存器DR； ((AR)) DBUS DR (5)緩沖寄存器的內(nèi)容傳送到指令寄存器 IR； (DR) IR (6)指令寄存器中的操作碼被譯碼或測試 (7)CPU識別出是指令 CLA 非訪內(nèi)指令－－ CLA 的指令周期 2 執(zhí)行指令階段 (1)操作控制器送一 控制信號（清零）給算術(shù)邏輯運算單元 ALU； (2)ALU響應該控制信號，將 累加寄存器 AC的內(nèi)容全部清零 ，從而執(zhí)行了 CLA指令。 說明： (1) 指令周期由若干個 CPU周期組成，第一個 CPU周期為取指周期。 CPU周期 又稱 機器周期 ，CPU訪問一次內(nèi)存所花的時間較長，因此用從內(nèi)存讀取一條指令字的最短時間來定義。操作控制器的功能，就是 根據(jù)指令操作碼和時序信號，產(chǎn)生各種操作控制信號，以便正確地建立數(shù)據(jù)通路，從而完成取指令和執(zhí)行指令的控制 根據(jù)設(shè)計方法不同，操作控制器可分為 時序邏輯型 、 存儲邏輯型 、 時序邏輯與存儲邏輯結(jié)合型 三種。因此， 狀態(tài)條件寄存器是一個由各種狀態(tài)條件標志拼湊而成的寄存器 。當使用多個累加器時，就變成通用寄存器堆結(jié)構(gòu)，其中任何一個可存放源操作數(shù)，也可存放結(jié)果操作數(shù)。其功能是：當運算器的算術(shù)邏輯單元 ALU)執(zhí)行算術(shù)或邏輯運算時，為 ALU提供一個工作區(qū)。根據(jù)需要，可以擴充其數(shù)目。 CPU 運算器 控制器 組成： 組成： 功能： 功能： 算術(shù)邏輯單元 ALU、累加寄存器 AC 數(shù)據(jù)緩沖寄存器 DR、狀態(tài)條件寄存器 PSW 作為“執(zhí)行機構(gòu)”接受控制器送來的命令，負責對數(shù)據(jù)進行加工處理，包括：執(zhí)行所有算術(shù)、邏輯運算及比較、測試等。 2. 操作控制 －－形成執(zhí)行指令所需的控制信號并送往相應部件 一條指令的功能往往是由若干個操作信號的組合來實現(xiàn)的，因此， CPU管理并產(chǎn)生由內(nèi)存取出的每條指令的操作信號，把各種操作信號送往相應的部件，從而控制這些部件按指令的要求進行動作。一旦把程序裝入內(nèi)存儲器，就可以由計算機來自動完成取出指令和執(zhí)行指令的任務(wù)。 傳統(tǒng)的 CPU由 運算器 和 控制器 兩大部件組成，現(xiàn)代的 CPU由 運算器 、 控制器 和 Cache三大部件組成。 CPU的中心任務(wù)是逐條地從內(nèi)存中取出指令，并執(zhí)行指令所需的操作，完成程序的預定任務(wù)。專門用來完成此項工作的計算機部件稱為 中央處理器 ，通常簡稱 CPU。 3. 時間控制 －－對操作控制信號加以時間上的約束 對各種操作實施時間上的定時稱為時間控制。 程序計數(shù)器 PC、指令寄存器 IR 指令譯碼器、時序產(chǎn)生器、操作控制器 作為“決策機構(gòu)”協(xié)調(diào)和指揮整個計算機系統(tǒng)的操作，包括： (1)從內(nèi)存中取出一條指令，并指出下一條 (2)對指令進行譯碼或測試，并產(chǎn)生相應的操作控制信號，以便啟動規(guī)定的動作； (3)指揮并控制 CPU、內(nèi)存和輸入 /輸出設(shè)備之間數(shù)據(jù)流動的方向。 （ DR） 數(shù)據(jù)緩沖寄存器用來暫時存放由內(nèi)存儲器讀出的一條指令或一個數(shù)據(jù)字；反之，當向內(nèi)存存入一條指令或一個數(shù)據(jù)字時，也暫時將它們存放在數(shù)據(jù)緩沖寄存器中。累加寄存器暫時存放 ALU運算的結(jié)果信息。在這種情況下，需要在指令格式中對寄存器號加以編址。 數(shù)據(jù)通路 是許多寄存器之間傳送信息的通路。 －－是采用時序邏輯技術(shù)來實現(xiàn)的； －－ 是采用存儲邏輯來實現(xiàn)的； 操作控制器與時序產(chǎn)生器 指令周期 指令周期的基本概念 計算機所以能自動地工作，是因為 CPU能從存放程序的內(nèi)存里取出一條指令并執(zhí)行這條指令；緊接著又是取指令，執(zhí)行指令 …… ，如此周而復始，構(gòu)成了一個封閉的循環(huán)。 時鐘周期 通常稱為 節(jié)拍脈沖 或 T周期 。 (2) 一條指令的 CPU周期數(shù)取決于指令的復雜性，如有無操作數(shù)，操作數(shù)的多少，操作數(shù)的尋址方式等。 ADD n 指令的指令周期由三個 CPU周期組成，其作用是將累加 累加器 AC的內(nèi)容與地址為 n的存儲單元的內(nèi)容相加，結(jié)果仍送累加器 AC，即 (AC)+(n) AC ,以 ADD 30為例說明如下： 相加指令－－ ADD n 的指令周期 第二個 CPU周期主要完成送操作數(shù)地址。 (AR) ABUS 存儲器 (2)由存儲器單元 30中讀出操作數(shù) (6)，并經(jīng)過數(shù)據(jù)總線傳送到緩沖(30) DBUS DR (3)執(zhí)行加操作：由數(shù)據(jù)緩沖寄存器來的操作數(shù) (6)可送往 ALU 的一個輸入端，已等候在累加器內(nèi)的另 一個操作數(shù) (因為 CLA指令執(zhí)行結(jié)束后累加器內(nèi)容為零 )送往 ALU的另一輸入端，于是 ALU將兩數(shù)相加，產(chǎn)生運算結(jié)果為 0+6＝ 6。其中數(shù)字 40是操作數(shù)地址。其中 第一個 CPU周期中取指令 ， CPU把 23號單元的“ NOP”指令取出放到指令寄存器， 第二個 CPU周期中執(zhí)行該指令。執(zhí)行周期將 IR中的 目標地址 送 PC。 (IR)中的地址碼 PC 注意 ： 執(zhí)行“ JMP 21”指令時，我們此處所給的四條指令組成的程序進入了死循環(huán)，除非人為停機，否則這個程序?qū)o休止地運行下去，因而內(nèi)存單元 40中的和數(shù)將一直不斷地發(fā)生變化。 菱形 通常用來表示某種判別或測試，不過時間上它依附于緊接它的前面一個方框的 CPU周期，而不單獨占用一個 CPU周期。并列出相應的微操作控制信號序列。 PCAR MDR DRIR R2Y R0X R0+R2R0 取指 PCO， G， ARi R/W=R DRO， G， IRi +， G， R0i R0O， G， Xi R2O， G， Yi PCAR MDR DRIR R3Y R1X R3 R1R3 取指 PCO， G， ARi R/W=R DRO， G， IRi ， G， R3i R1O， G， Xi R3O， G， Yi 圖的右邊部分標注了每一個機器周期中用到的微操作控制信號序列。為此，需要采用 多級時序 [思考 ] 用二進制碼表示的指令和數(shù)據(jù)都放在內(nèi)存里，那 么 CPU是怎樣識別出它們是數(shù)據(jù)還是指令呢 ? 從 時間 上來說，取指令事件發(fā)生在指令周期的第一個 CPU周期中，即發(fā)生在“ 取指令 ”階段，而取數(shù)據(jù)事件發(fā)生在指令周期的后 面幾個 CPU周期中，即發(fā)生在“ 執(zhí)行指令 ”階段。一個節(jié)拍電位表示一個 CPU周期的時間，它包含若干個節(jié)拍脈沖，一個主狀態(tài)周期又可包含若干個節(jié)拍電位。 組成： 循環(huán)移位寄存器或計數(shù)器 結(jié)構(gòu)隨機型的不同異，微程序控制器中使用的時序信號產(chǎn)生器最簡單，其組成包括： 時鐘源、 環(huán)形脈沖發(fā)生器、 節(jié)拍脈沖和 讀寫時序譯碼邏輯 啟?？刂七壿? 作用： 產(chǎn)生頻率穩(wěn)定且電平匹配的方波時鐘脈沖信號，供環(huán)形脈沖發(fā)生器。 注意： 由于啟停是隨機的，所以必須確保時序從 T1開始，到 T4才結(jié)束。根據(jù)不同情況，同步控制方式可選取如下方案： (1)采用完全統(tǒng)一的機器周期執(zhí)行各種不同的指令。這意味著每條指令的指令周期可由多少不等的機器周期數(shù)組成；也可以是當控制器發(fā)出某一操作控制信號后，等待執(zhí)行部件完成操作后發(fā)“回答”信號，再開始新的操作。 微程序控制器的基本思想： 仿照通常的解題程序方法，把操作控制信號編成所謂的“微指令”存放在只讀存儲器里，當機器運行時，逐條地讀出這些“微指令”，從而產(chǎn)生全機所需要的各種微操作控制信號，使相應部件執(zhí)行規(guī)定的操作。 微操作類型 — 相容性 在同時或同一 CPU周期內(nèi)可并行執(zhí)行的操作 相斥性 不能在在同時或同一 CPU周期內(nèi)可并行執(zhí)行的操作 控制部件與執(zhí)行部件通過 控制線 和 反饋信息 進行聯(lián)系。 微指令的構(gòu)成： 操作控制字段 + 順序控制字段 ’ ’ ’ 微指令和微程序 由 控制存儲器、微指令寄存器 和 地址轉(zhuǎn)移邏輯 三大部分組成。 微指令由控制存儲器讀出后直接給出下一條微指令的地址，即微地址 ，這個微地址信息就存放在微地址寄存器中。 從流程圖可見，“十進制加法”指令對應的微程序由四條微指令組成，每一條微指令用一個方框表示。 若 Cy=0，則不應該加 6，故由 P2對下址字段進行修改，改為0001，將不該加的 6重新減去，所以要執(zhí)行第四條指令?？捎?T4上升沿將運算結(jié)果打入某個寄存器。 CPU周期與微指令周期的關(guān)系 【 問 】 一會兒取機器指令，一會兒取微指令，它們之間到底是什么關(guān)系 ? 【 解 】 ， 這個微程序是由若干條微指令序列組成的。 ，曾講述了指令與機器周期概念，并歸納了五條典型指令的指令周期 ,并演示了這五條指令的微程序流程圖， 每一個 CPU周期就對應一條微指令。其中讀ROM是從控存中讀出一條微指令時間，為 1μs； ALU工作是加法器做加法運算，為 500ns； m1是讀寄存器時間，為 500ns； m2是寫寄存器的工作脈沖寬度，為 100ns。 根據(jù)給定的微指令周期時間關(guān)系，完成 ADD， SUB指令的執(zhí)行動作需要 3條微指令， MOV指令只需 2條微指令。 優(yōu)點 : 簡單直觀，其輸出直接用于控制。 缺點 ：增加譯碼電路，使微程序的執(zhí)行速度稍稍減慢 。 微指令執(zhí)行的順序控制問題，實際上是如何確定下一條微指令的地址問題。但是多路并行轉(zhuǎn)移功能較弱，速度較慢，靈活性較差。 多路轉(zhuǎn)移方式的特點是 ：能以較短的順序控制字段配合，實現(xiàn)多路 微地址的形成方法 【 例 3】 微地址寄存器有 6位 (μA5μA0)，當需要修改其內(nèi)容時，可通過某一位觸發(fā)器的強置端 S將其置“ 1”。 另外還要考慮時間因素 T4(假設(shè) CPU周期最后一個節(jié)拍脈沖 )，故轉(zhuǎn)移邏輯表達式 μA5=P3T4 μA3=P1T4 μA1=P1T4+P2 微指令的格式大體分成兩類： 水平型微指令 和 垂直型微指令 一次能定義并執(zhí)行多個并行操作微命令的微指令 ，叫做 水平型微指令 。它有操作碼，在一條微指令中只有 1—2個微操作命令 ，每條微指令的功能簡單，因此，實現(xiàn)一條機器指令的微程序要比水平型微指令編寫的微程序長得多。 (1)寄存器 寄存器傳送型微指令 (2)運算控制型微指令 其功能是選擇 ALU的左、右兩輸入源信息，按 ALU字段所指定的運算功能 (8種操作 )進行處理，并將結(jié)果送入暫存器中。13—15位為微操作碼(下同 )，源寄存器和目標寄存器編址各 5位，可指定 31個寄存器。 (1)水平型微指令并行操作能力強，效率高，靈活性強，垂直型微指 (2)水平型微指令執(zhí)行一條指令的時間短，垂直型微指令執(zhí)行時間長。 011 微程序設(shè)計技術(shù)有 靜態(tài)微程序設(shè)計 和 動態(tài)微程序設(shè)計 之分。這種技術(shù)又稱為 仿真其他機器指令系統(tǒng) ，以便擴大機器的功能。 這種邏輯電路是一種由門電路和觸發(fā)器構(gòu)成的復雜樹形邏輯網(wǎng)絡(luò)，故稱之為硬布線控制器 。 優(yōu)點： 速度快 缺點： 邏輯復雜，不便形成系列機。 圖中 M M M3為三個節(jié)拍電位信號，用于定時。當然在這種情況下，節(jié)拍信號發(fā)生器的電 節(jié)拍電位信號的產(chǎn)生電路與節(jié)拍脈沖產(chǎn)生電路十分類似，它可以在節(jié)拍脈沖信號時序器的基礎(chǔ)上產(chǎn)生，運行中以循環(huán)方式工作，并與節(jié)拍脈沖保持同步。 [例 4] 圖 ,注意 T脈沖的順序。T 3+M3(ADD+STA)STA 其中 M M M3是三個節(jié)拍電位信號； T T4為時鐘周期信號；ADD、 STA、 JMP是指令 OP字段譯碼器的輸出信號。采用 40條引線封裝，單相時鐘，電源為 5V 8088CPU的內(nèi)部結(jié)構(gòu)： CPU從功能上來說分成兩大部分 : 總線接口單元 BIU 負責與存儲器和外圍設(shè)備接口 。 當處理 8位數(shù)時，四個 16位數(shù)據(jù)寄存器可變作八個 8位寄存器使 堆棧指針 SP用來指示堆棧操作時堆棧在主存的位置，但是 SP必須與堆棧段寄存器 SS一起使用 。此處的 16位偏移量，可以是包含在指令中的直接地址，也可以是某一個 16位地址寄存器的值，又可以是指令中的偏移量加上 16位地址 在不改變段寄存器值的情況下，尋址的最大范圍是 64KB。而 (5)地址信號線擴充到 32位 ，可以處理 4GB的物理存儲空間。 指令預取部件 中包含了 32字節(jié)的預取隊列寄存器，可以存放多條指令，因而是一種流水線結(jié)構(gòu)。這是一種非常經(jīng)濟而實