福州大學(xué)微電子卓越班數(shù)字集成電路課程設(shè)計(jì)報(bào)告-wenkub
2022-08-17 04:27:50 本頁(yè)面
【正文】 elay Time Low to High Lever OutputCO to 3?10 11 nsPHLtPropagation Delay Time High to Low Lever OutputCO to 3?10 12 nsPLHtPropagation Delay Time Low to High Lever OutputCO to 410 11 nsPHLtPropagation Delay Time High to Low Lever OutputCO to 4?10 12 nsPLHtPropagation Delay Time Low to High Lever OutputiorBA to i10 11 nsPHLtPropagation Delay Time High to Low Lever Outputior to i?10 12 nsPLHtPropagation Delay Time Low to High Lever OutputCO to C4 8 10 nsPHLtPropagation Delay Time High to Low Lever OutputCO to C4 8 11 nsPLHtPropagation Delay Time Low to High Lever OutputiorBA to C4 8 10 nsPHLtPropagation Delay Time High to Low Lever Outputior to C4 8 11 ns5 / 36 真值表表 24 真值表 表達(dá)式定義兩個(gè)中間變量 Gi 和 Pi： 所以： 進(jìn)而可得各位進(jìn)位信號(hào)的羅輯表達(dá)如下 電路圖圖 227 / 36第 3 章 電路設(shè)計(jì)及器件參數(shù)設(shè)計(jì) 性能指標(biāo)Vdd=,VoH=,Vol=可驅(qū)動(dòng) 10 個(gè) LSTTL 電路（相對(duì)于 15pf 電容負(fù)載）1rftns?/6TLH??/ 10PitABCons??/ 2LHiiS32,5disworkmWfMHz? 模塊劃分根據(jù)電路原理，可以將加法器的電路分為五級(jí)：輸入級(jí)、內(nèi)部反相器、內(nèi)部邏輯門、輸出級(jí)和輸出緩沖級(jí)。 輸出級(jí)電路設(shè)計(jì)其中 15LCpF?VDD= 聯(lián)立可求得 Wn=≈19u WP==≈74uL= 內(nèi)部反相器其中 ? Tr=Tf=1ns，為負(fù)載電容? 一般來(lái)說(shuō)，內(nèi)部反相器的負(fù)載由三個(gè)部分電容構(gòu)成，分別是：本級(jí)漏極的 PN 結(jié)電容 Cpn下級(jí)的柵電容 Cg連線雜散電容 Cs ()(2)PNj jswCWBCB????Cj 是單位面積的結(jié)電容，Cjsw 是單位長(zhǎng)度的周邊電容，b 為有源區(qū)寬度，這里取。以兩輸入與非門為例：? P 管的 W/L 的計(jì)算將兩輸入與非門的兩個(gè)并聯(lián) P 管等效為內(nèi)部反相器的 P 管，為保證在只有一個(gè)9 / 36PMOS 管導(dǎo)通的情況下，仍能獲得所需要的上升時(shí)間，要求各 PMOS 管的寬長(zhǎng)比與反相器中的 PMOS 管相同，即 Wp=? N 管的 W/L 的計(jì)算考慮到 N 管的串聯(lián)結(jié)構(gòu)，為保持下降時(shí)間不變，各 N 管的等效電阻必須縮小 3 倍，也就是它們的寬長(zhǎng)比必須是反相器中的管的寬長(zhǎng)比的 3 倍，即 Wn=同理可得其他門的管子的尺寸。如圖所示，將與輸出級(jí)的異或門和或非門等效為一個(gè)反相器，與中間級(jí)緩沖級(jí)電路計(jì)算相類似，可以算得緩沖級(jí) N、P 管的尺寸。保護(hù)電路，采用標(biāo)準(zhǔn)形式，可從工藝文件中直接調(diào)用標(biāo)準(zhǔn)焊盤電路。 建立總體電路 schematic view圖 45 建立總體 symbol圖 4615 / 36 測(cè)試電路圖 47 功能仿真圖 48圖 49圖 410圖中從上到下依次是 A1 A2 A3 A4 ,B1 B2(圖 48） B3 B4 ,Cin（圖 49）,C4 S1 S2 S3 S4（圖 410） 。 本章小結(jié)通過(guò)本次實(shí)驗(yàn)，我了解了 cadence 的使用，學(xué)會(huì)了畫原理圖及仿真，并對(duì)仿真結(jié)果進(jìn)行分析。工具 Virtuso 的使用。但是相比于同組人的加法器也復(fù)雜了許多。同時(shí)也熟練掌握了cadance 軟件操作。也讓我加深了對(duì)知識(shí)的理解與運(yùn)用。通過(guò)老師與同學(xué)們熱心的幫助以及自己重新的學(xué)習(xí)，終于還算是較為順利的完成了課設(shè)在設(shè)計(jì)過(guò)程中，經(jīng)常會(huì)遇到這樣那樣的情況，但歸根結(jié)底是理論
試題試卷相關(guān)推薦
鄂ICP備17016276號(hào)-1