【正文】 des the Exterior Clock into digital signal frequency and two carrier frequencies. The modulation department is achieved by using the digital signal to control the digital selector and to select the two frequencyonoffs. Then the signal is translated into the sine sampling signal with corresponding frequency by the Sine Wave Signal Producer, finally the 2FSK sampling signal is translated into analog signals with the Digital/Analog mtator, and then simulation is realized in the MAX+plus II software experimental platform. Because those devices used in the system always delays during the signal processing process, it is inevitable that the signal would be distortion. It is also inevitable in the practical application. In order to improve the system, using better modulation methods and improving the signal processing speed of the devices are helpful. Key words: digital baseband signal, sidebands transmission, Programmable Logic device, Hardware description language. 目錄 摘要 ................................................................ I ABSTRACT........................................................... II 1 緒言 .............................................................. 1 1課題背景 .......................................................... 1 課題背景 ........................................................ 1 課題的研究工作 .................................................. 3 2 系統(tǒng)設(shè)計(jì)方案的研究 ............................................... 5 系統(tǒng)的性能指標(biāo) ................................................. 5 系統(tǒng)實(shí)現(xiàn)的原理 ................................................. 5 CPLD 的相關(guān)知識(shí)和相關(guān)描述語(yǔ)言 .................................. 7 CPLD 的相關(guān)知識(shí) ............................................... 7 硬件描 述語(yǔ)言的選擇 ............................................ 8 設(shè)計(jì)方案的性能比較 ............................................. 10 用小邏輯器件實(shí)現(xiàn) ............................................. 10 用 2ASK 的調(diào)制方案來(lái)實(shí)現(xiàn) 2FSK 調(diào)制 ............................ 11 用可編程邏輯器件設(shè)計(jì) 2FSK 調(diào)制器 .............................. 11 幾種方案的性能比較 ........................................... 12 ....................................................... 13 設(shè)計(jì)所需器件的選用 ............................................. 13 可編程邏輯器件的產(chǎn)品的選擇 ................................... 13 可編程邏輯器件的產(chǎn)品的介紹 ................................... 14 D/A 轉(zhuǎn)換器 ................................................... 16 調(diào)制系統(tǒng)的設(shè)計(jì) ................................................. 16 4 2FSK 的軟件部分和相關(guān)程序 ....................................... 21 程序算法設(shè)計(jì) ................................................... 22 程序設(shè)計(jì) ....................................................... 25 5 總結(jié)與感想 ....................................................... 26 致 謝 ............................................................. 27 參考文獻(xiàn) ........................................................... 27 附錄 1 VHDL 源程序 ................................................. 30 1 緒言 本章闡述 通信系統(tǒng)中數(shù)字信號(hào)傳輸 研究背景、現(xiàn)狀以及發(fā)展方向，明確指出 了 當(dāng)今通信系統(tǒng) 所面臨的問(wèn)題以及數(shù)字通信系統(tǒng)的若干優(yōu)點(diǎn)，數(shù)字通信傳輸?shù)陌l(fā)展方向和發(fā)展前景。并且在MAX+plus II 軟件實(shí)驗(yàn)平臺(tái)上實(shí)現(xiàn)仿真。外部時(shí)鐘用石英振蕩電路構(gòu)成。而數(shù)字通信以其獨(dú)特的優(yōu)點(diǎn)而在通信傳輸中得到了廣泛的應(yīng)用。 設(shè)計(jì)選取 CPLD 器件來(lái)做 2FSK 調(diào)制系統(tǒng)。分頻器是將外部時(shí)鐘分為數(shù)字信號(hào)速率和兩個(gè)載波頻率。 由于所用的器件在信號(hào)處理過(guò)程中有一定的延遲，所以不可避免的出現(xiàn)信號(hào)失真。 1 課題背景 通信按照傳統(tǒng)的理解就是信息的傳輸與交換，其中信息可以用標(biāo)記、符號(hào)、聲音或圖像來(lái)表示。如果整個(gè)社會(huì)的通信水平跟不上，社會(huì)成員之間的合作程度也會(huì)受到影響，社會(huì)生產(chǎn)力的發(fā)展也必然最終受到限制。 1878 年世界上的第一個(gè)人工交換局只有 21個(gè)用戶。 1934 年美國(guó)學(xué)者李佛西提出脈沖編碼調(diào)制 (PCM)的概念，從此之后通信數(shù)字化的時(shí)代應(yīng)該說(shuō)已經(jīng)開(kāi)始了， 而 50 年代以來(lái)，由于晶體管和集成電路的問(wèn)世，不僅模擬通信獲得高速發(fā)展，而且促成了具有廣闊前景的數(shù)字通信的形成。 隨著時(shí)代的發(fā)展，用戶不再滿足于聽(tīng)到聲音，而且還要看到圖像；通信終端也不局限于單一的電話機(jī)，而且還有傳真機(jī)和計(jì)算機(jī)等數(shù)據(jù)終端。貝爾和馬可尼可謂通訊事業(yè)的鼻祖，他們所完成的開(kāi)拓性工作不僅為現(xiàn)代信息時(shí)代奠定了基礎(chǔ)，而且為未來(lái)電訊發(fā)展鋪平了道路。 傳統(tǒng)的本地通訊借助于電線傳輸，因?yàn)檫@既省錢又可保證信息可靠傳送。無(wú)線電以電磁波的形式在空間中傳播的，為了延長(zhǎng)傳輸距離，減少噪聲干擾，提高信道利用率以及保護(hù)信號(hào)接受質(zhì)量，發(fā)射信號(hào)采用不同的調(diào)制體制并在不同的信道上傳送。因此，如今所說(shuō)的“通信”這一術(shù)語(yǔ)一般就是指電通信。如果電信號(hào)的參量連續(xù)取值，則這樣的信號(hào)就稱為模擬 信號(hào) [2~4]。直到20 世紀(jì) 60 年代以后，數(shù)字通信才興旺起來(lái)，甚至目前出現(xiàn)了數(shù)字通信代替模擬通信的一種趨勢(shì)。當(dāng)然，實(shí)際中的數(shù)字通信系統(tǒng)并非一定要如圖 12（ a）所示的那樣要加所有的環(huán)節(jié)。而實(shí)際通信中不少信道都不能直接傳送基帶信號(hào)，雖然基帶數(shù)字信號(hào)可以在傳輸距離不遠(yuǎn)的情況下直接傳送，但數(shù)字基帶信號(hào)的功率譜從零頻開(kāi)始而且集中在低頻段，因此只適合在低通型信道中傳輸。 數(shù)字調(diào)制與模擬調(diào)制一樣，有調(diào)頻 .調(diào)幅和調(diào)相三種基本形式。數(shù)字通信有以下幾種重要好處： 第一， 數(shù)字傳輸抗干擾能力強(qiáng)，尤其在中繼時(shí)，數(shù)字 信號(hào)可以再生而消除噪聲積信息源 加密器 編碼器 解調(diào)器 調(diào)制器 信道 譯碼器 解密器 受信者 噪 聲源 信息源 信道 基帶信號(hào)形成器 受信者 接受濾波器 噪聲源 累； 第二，差錯(cuò)傳輸可以控制，從而可以改善傳輸質(zhì)量； 第三，便于使用現(xiàn)代化的數(shù)字信息處理技術(shù)來(lái)對(duì)數(shù)字信息進(jìn)行處理； 第四，數(shù)字信號(hào)易于做高級(jí)保密性的加密處理； 第五，數(shù)字通信可以綜合傳輸各種消息，使通信系統(tǒng)功能增強(qiáng)。二進(jìn)制頻移鍵控作為一種最簡(jiǎn)單的頻移方法，已經(jīng)使用的很少了，但是它的調(diào)制解調(diào)原理非常簡(jiǎn)單，也很有代表性，對(duì)進(jìn)行其它頻移調(diào)制的研究還是有很大幫助。 通過(guò)對(duì)它進(jìn)行研究，期望能用最簡(jiǎn)單、最經(jīng)濟(jì)、實(shí)時(shí)性最好的電路設(shè)計(jì)出來(lái)。而數(shù)字通信系統(tǒng)的有效性指標(biāo)其實(shí)就是指的系統(tǒng)有信息傳輸速率，通 常用碼元速率或信號(hào)速率來(lái)表示，可靠性是指數(shù)字信號(hào)傳輸過(guò)程中的信息差錯(cuò)率，通常用誤信率或誤碼率來(lái)表示。因此，數(shù)字信號(hào)要求在信源端進(jìn)行糾錯(cuò)編碼，相應(yīng)的在信宿端進(jìn)行糾錯(cuò)解碼 [9]。 系統(tǒng)實(shí)現(xiàn)的原理 二進(jìn)制頻移鍵控是 利用載波的頻率變化來(lái)傳遞數(shù)字信息 ， 是信息傳輸中使用得較早的一種調(diào)制方式 ,它的主要優(yōu)點(diǎn)是 : 實(shí)現(xiàn)起來(lái)較容 易 ,抗噪聲與抗衰減的性能較好 ， 在中低速數(shù)據(jù)傳輸中得到了廣泛的應(yīng)用。 (a) 圖 2FSK 信號(hào)波形圖 (b) 圖 波形分解圖 2FSK 信號(hào)的調(diào)制可以看成是兩個(gè) 2ASK 信號(hào)對(duì)應(yīng)相加。當(dāng)然， 2FSK 也可以采用非相干解調(diào)方法，在這里就不一一講述了 [16]。 PLD 能完成任何數(shù)字器件的功能，上至高性能 CPU,下至簡(jiǎn)單的 74 電路，都可以用 PLD 來(lái)實(shí)現(xiàn)。 針對(duì)上述 SPLD 的缺點(diǎn)，近年來(lái)發(fā)展了一系列性能更為優(yōu)越的高密度可編程邏輯器件 HDPLD。如果說(shuō) SPLD 是有一或陣列作為基本邏輯資源，那么這一類HDPLD 的基本資源就是多個(gè) SPLD（多個(gè) PAL 或多個(gè) GAL）的集合，經(jīng)可編程互連結(jié)構(gòu)來(lái)組成更大規(guī)模的單片系統(tǒng)。由 PAL 或帶通濾 波器 W1 抽樣脈沖 帶通濾 波器 W2 相乘器 低通 濾波器 低通 濾波器 相乘器 抽樣判決器 輸出 輸入 cosw2 cosw1 圖 2FSK 的相干解調(diào) GAL 擴(kuò)展或改進(jìn)所得的邏輯器件，通常稱為陣列擴(kuò)展型的復(fù)雜 PLD—— CPLD。 硬件描述語(yǔ)言的選擇 在對(duì) isp器件的編程過(guò)程中，我們可以選用幾種語(yǔ)言編寫(xiě)，比如 ABELHDL，VHDL 語(yǔ)言， Verilog HDL、 AHDL 等。 (3) Verilog HDL最初是于 1983 年由 Gateway Design Automation 公司為其模擬器產(chǎn)品 開(kāi)發(fā)的一種硬件描述語(yǔ)言。它具有以下描述能力：設(shè)計(jì)的行為特性、設(shè)計(jì)的數(shù)據(jù)流特性、設(shè)計(jì)的結(jié)構(gòu)組成以及包含響應(yīng)監(jiān)控和設(shè)計(jì)驗(yàn)證方面的時(shí)延和波形產(chǎn)生機(jī)制。 VHDL 作為 EDA 的重要組成部分，提供了借助計(jì)算機(jī)進(jìn)行數(shù)字系統(tǒng)設(shè)計(jì)的一種很好的手段，用 VHDL 設(shè)計(jì)有許多優(yōu)點(diǎn)，它的硬件描述能力強(qiáng)，可以用于從門級(jí)、電路級(jí)直至系統(tǒng)級(jí)的描述、仿真、綜合和調(diào)試。其基本結(jié)構(gòu)如圖 所示 [1720]。所以我選用 VHDL 語(yǔ)言。（ 1）用幾個(gè) D 觸發(fā)器來(lái)做一個(gè)隨機(jī)信號(hào)產(chǎn)生器，或者用一個(gè)移位器件來(lái)產(chǎn)生隨機(jī)信號(hào)；（ 2）正弦信號(hào)就可以用一個(gè)正弦波振蕩器來(lái)完成，或者用一個(gè)同步脈沖經(jīng)過(guò)分頻器分頻，然后經(jīng)過(guò)帶通濾波器進(jìn)行濾波后，就可得到正弦波了；（ 3）反相器是一種簡(jiǎn)單的邏輯器件，可采用非門；（ 4）相乘器就可以用兩個(gè)與非門來(lái)實(shí)現(xiàn)，兩個(gè)信號(hào)經(jīng)過(guò)兩次與門就成了兩信號(hào)相乘；（ 5）一個(gè)或門就相當(dāng)于相加器。