【正文】 類(lèi)專(zhuān)業(yè)教學(xué)及科研水平的高低，而EDA教學(xué)科研工作開(kāi)展起來(lái)后，還會(huì)對(duì)微電子類(lèi)、計(jì)算機(jī)類(lèi)學(xué)科產(chǎn)生積極的影響，從而帶動(dòng)各高校相應(yīng)學(xué)科的同步發(fā)展[10]。HDL具有與具體硬件電路無(wú)關(guān)和與設(shè)計(jì)平臺(tái)無(wú)關(guān)的特性，并且具有良好的電路行為描述和系統(tǒng)描述的能力，并在語(yǔ)言易讀性和層次化結(jié)構(gòu)化設(shè)計(jì)方面，表現(xiàn)了強(qiáng)大的生命力和應(yīng)用潛力。使用PLD來(lái)開(kāi)發(fā)數(shù)字電路，可以大大縮短設(shè)計(jì)時(shí)間，減少PCB面積，提高系統(tǒng)的可靠性。 PLD( Porgrammable Logic Device，可編程邏輯器件)是一種由用戶(hù)編程以實(shí)現(xiàn)某種邏輯功能的新型邏輯器件。2)硬件描述語(yǔ)言。 5)系統(tǒng)可現(xiàn)場(chǎng)編程，在線升級(jí)。盡管目標(biāo)系統(tǒng)是硬件，但整個(gè)設(shè)計(jì)和修改過(guò)程如同完成軟件設(shè)計(jì)一樣方便和高效。不言而喻，EDA技術(shù)將迅速成為電子設(shè)計(jì)領(lǐng)域中的極其重要的組成部分。在仿真和設(shè)計(jì)兩方面支持標(biāo)準(zhǔn)硬件描述語(yǔ)言的功能越來(lái)越強(qiáng)大，軟硬件技術(shù)也進(jìn)一步得到了融合，在電子行業(yè)的產(chǎn)業(yè)領(lǐng)域、技術(shù)領(lǐng)域和設(shè)計(jì)應(yīng)用領(lǐng)域得到了進(jìn)一步的肯定，使得復(fù)雜電子系統(tǒng)的設(shè)計(jì)和驗(yàn)證趨于簡(jiǎn)單化。第2章 EDA在交通燈上的研究發(fā)展 EDA技術(shù)及其發(fā)展現(xiàn)代電子設(shè)計(jì)技術(shù)的核心是EDA（Electronic Design Automation）技術(shù)。舊有的交通控制系統(tǒng)的弊病和人們?cè)絹?lái)越高的要求激化了矛盾，使原來(lái)不太突出的交通問(wèn)題被提上了日程。 研究目的不同的城市存在著不同的城市問(wèn)題，但其中有一個(gè)共同的問(wèn)題就是城市交通。綠色則有較冷及平靜的含意。桿狀細(xì)胞對(duì)黃色的光特別敏感，三種錐狀細(xì)胞則分別對(duì)紅光、綠光及藍(lán)光最敏感?！　∽钤绲慕煌舫霈F(xiàn)于一八六八年英國(guó)倫敦。如果他的理論成立的話(huà)，這個(gè)區(qū)域在佛羅伊德心理學(xué)理論中應(yīng)該是屬于超我而非本能的范疇。美國(guó)夏威夷大學(xué)心理學(xué)家詹姆斯指出，人有一種將剎車(chē)和油門(mén)與自尊相互聯(lián)系的傾向。此前，鐵路交通已經(jīng)使用自動(dòng)轉(zhuǎn)換的燈光信號(hào)有一段時(shí)間了。他的建議立即得到有關(guān)方面的肯定。它是三色圓形四面投影器，被安裝在紐約市五號(hào)街的一座高塔上，由于它的誕生，使城市交通大為改善?！　拇?，城市的交通信號(hào)燈被取締了。哈特設(shè)計(jì)、制造的燈柱高7米，身上掛著一盞紅、綠兩色的提燈煤氣交通信號(hào)燈，這是城市街道的第一盞信號(hào)燈?；赩HDL交通燈的系統(tǒng)畢業(yè)論文目 錄目錄…………………………………………………………………………………… Ⅰ摘要…………………………………………………………………………………… ⅡAbstract……………………………………………………………………………… Ⅲ第1章 前言…………………………………………………………………………… 1 研究背景…………………………………………………………………… 1 研究目的…………………………………………………………………… 2第2章 EDA在交通燈上的研究……………………………………………………… 4 EDA技術(shù)及其發(fā)展………………………………………………………… 4 EDA與傳統(tǒng)電子設(shè)計(jì)方法的比較及優(yōu)點(diǎn)…………………………………… 6 VHDL系統(tǒng)概述……………………………………………………………… 6第3章 交通燈系統(tǒng)設(shè)計(jì)的方法……………………………………………………… 16 交通燈的發(fā)展趨勢(shì)………………………………………………………… 16 VHDL硬件描述語(yǔ)言設(shè)計(jì)的優(yōu)勢(shì)…………………………………………… 17第4章 交通燈系統(tǒng)的設(shè)計(jì)…………………………………………………………… 19 紅綠燈交通信號(hào)系統(tǒng)功能描述…………………………………………… 19 紅綠燈交通信號(hào)系統(tǒng)的VHDL模塊………………………………………… 20…………………………………………………… 20…………………………………………………… 24……………………………………………………… 28…………………………………………………32………………………………………………………39第5章 總結(jié)…………………………………………………………………………… 45參考文獻(xiàn)……………………………………………………………………………… 46致謝…………………………………………………………………………………… 47誠(chéng)信承諾書(shū)…………………………………………………………………………… 48第1章 前言 研究背景19世紀(jì)初，在英國(guó)中部的約克城，紅、綠裝分別代表女性的不同身份。在燈的腳下，一名手持長(zhǎng)桿的警察隨心所欲地牽動(dòng)皮帶轉(zhuǎn)換提燈的顏色。直到1914年，在美國(guó)的克利夫蘭市才率先恢復(fù)了紅綠燈，不過(guò)，這時(shí)已是“電氣信號(hào)燈”。　　黃色信號(hào)燈的發(fā)明者是我國(guó)的胡汝鼎，他懷著“科學(xué)救國(guó)”的抱負(fù)到美國(guó)深造，在大發(fā)明家愛(ài)迪生為董事長(zhǎng)的美國(guó)通用電器公司任職員[1]。于是紅、黃、綠三色信號(hào)燈即以一個(gè)完整的指揮信號(hào)家族，遍及全世界陸、海、空交通領(lǐng)域了。但是由于火車(chē)是按固定的時(shí)刻表以單列方式運(yùn)行的，而且火車(chē)要停下來(lái)不是很容易，因此鐵路上使用的信號(hào)只有一種命令：通行。他說(shuō)：駕車(chē)者看到黃燈亮?xí)r，心里便暗暗作好加速的準(zhǔn)備。　　新式的紅綠燈能將闖紅燈的人拍照下來(lái)。那時(shí)的交通燈只有紅、綠兩色，經(jīng)改良后，再增加一盞黃色的燈，紅燈表示停止，黃燈表示準(zhǔn)備，綠燈則表示通行。由于這種視覺(jué)結(jié)構(gòu)，人最容易分辨紅色與綠色。因此，人們常以紅色代表危險(xiǎn)，黃色代表警覺(jué)，綠色代表安全。在交叉路口如何解決混合交通流中的相互影響，就是解決問(wèn)題的關(guān)鍵所在！隨著我國(guó)經(jīng)濟(jì)的穩(wěn)步發(fā)展，人民生活水平的日漸提高，越來(lái)越多的汽車(chē)進(jìn)入尋常百姓的家庭，再加上政府大力地發(fā)展公交、出租車(chē)行業(yè)，道路上的車(chē)輛越來(lái)越多，使得城市的交通成為了一個(gè)主要的問(wèn)題?，F(xiàn)在有關(guān)部門(mén)愈來(lái)愈多的注重在交通管理中引進(jìn)自動(dòng)化、智能化技術(shù)，比如“電子警察”、自適應(yīng)交通信號(hào)燈，以及耗資巨大的交通指揮控制系統(tǒng)等。EDA技術(shù)就是依賴(lài)功能強(qiáng)大的計(jì)算機(jī)，在EDA工具軟件平臺(tái)上，對(duì)以硬件描述語(yǔ)言HDL（Hardware Description Language）為系統(tǒng)邏輯描述手段完成的設(shè)計(jì)文件，它能自動(dòng)地完成邏輯編譯、邏輯化簡(jiǎn)、邏輯分割、邏輯綜合、結(jié)構(gòu)綜合（布局布線），以及邏輯優(yōu)化和仿真測(cè)試，直至實(shí)現(xiàn)既定的電子線路系統(tǒng)功能。隨著大規(guī)模集成電路技術(shù)和計(jì)算機(jī)技術(shù)的不斷發(fā)展，在涉及通信、國(guó)防、航天、醫(yī)學(xué)、工業(yè)自動(dòng)化、計(jì)算機(jī)應(yīng)用、儀器儀表等領(lǐng)域的電子系統(tǒng)設(shè)計(jì)工作中，EDA技術(shù)的含量正以驚人的速度上升。EDA( Electronic Design Automation，電子系統(tǒng)設(shè)計(jì)自動(dòng)化)技術(shù)是20世紀(jì)90年代初從CAD(計(jì)算機(jī)輔助設(shè)計(jì))、CAM(計(jì)算機(jī)輔助制造),CAT(計(jì)算機(jī)輔助測(cè)試)和CAE(計(jì)算機(jī)輔助工程)的概念發(fā)展而來(lái)的。可見(jiàn) ， 利 用EDA技術(shù)進(jìn)行電子系統(tǒng)的設(shè)計(jì)，具有以下幾個(gè)特點(diǎn): 1)用軟件的方式設(shè)計(jì)硬件。 6)整個(gè)系統(tǒng)可集成在一個(gè)芯片上，體積小、功耗低、可靠性高。3)軟件開(kāi)發(fā)工具。FPGA和CPLD分別是現(xiàn)場(chǎng)可編程門(mén)陣列和復(fù)雜可編程邏輯器件的簡(jiǎn)稱(chēng)，兩者的功能基本相同，只是實(shí)現(xiàn)原理略有不同，所以我們有時(shí)可以忽略這兩者的區(qū)別，統(tǒng)稱(chēng)為可編程邏輯器件或CPLD/FPGA. PLD是電子設(shè)計(jì)領(lǐng)域中最具活力和發(fā)展前途的一項(xiàng)技術(shù)，PLD能完成任何數(shù)字器件的功能[3]。PLD的這些優(yōu)點(diǎn)使得PLD技術(shù)在20世紀(jì)90年代以后得到飛速的發(fā)展，同時(shí)也大大推動(dòng)了EDA軟件和硬件描述語(yǔ)言(HDL)的進(jìn)步[9]。用HDL進(jìn)行電子系統(tǒng)設(shè)計(jì)的一個(gè)很大的優(yōu)點(diǎn)是設(shè)計(jì)者可以專(zhuān)心致力于其功能的實(shí)現(xiàn)，而不需要對(duì)不影響功能的與工藝有關(guān)的因素花費(fèi)過(guò)多的時(shí)間和精力。由于可編程邏輯器件性能價(jià)格比的不斷提高，開(kāi)發(fā)軟件功能的不斷完善，而且由于用EDA技術(shù)設(shè)計(jì)電子系統(tǒng)具有用軟件的方式設(shè)計(jì)硬件。傳統(tǒng)機(jī)電設(shè)備的電器控制系統(tǒng)，如果利用EDA技術(shù)進(jìn)行重新設(shè)計(jì)或進(jìn)行技術(shù)改造，不但設(shè)計(jì)周期短、設(shè)計(jì)成本低，而且將提高產(chǎn)品或設(shè)備的性能，縮小產(chǎn)品體積，提高產(chǎn)品的技術(shù)含量，提高產(chǎn)品的附加值。除了其它硬件描述語(yǔ)言此套VHDL, 這在一定程度上定義了一個(gè)專(zhuān)案方式的行為工具使用它們。 模擬和合成是使用VHDL語(yǔ)言?xún)煞N主要的工具。成功的高水平的設(shè)計(jì)需要一種語(yǔ)言，一套工具和一種適當(dāng)?shù)姆椒āＲ环NVHDL規(guī)格的一部分,可以形成基礎(chǔ)上建立一個(gè)模擬模型,以核實(shí)運(yùn)作的部分在更廣泛的系統(tǒng)背景(如印刷電路板的模擬)。VHDL硬件設(shè)計(jì)及測(cè)試板描述在設(shè)計(jì)工具之間是攜帶方便的,并且在設(shè)計(jì)中心和項(xiàng)目合作伙伴也是非常方便的。 提出了設(shè)計(jì)一種新技術(shù),你不需要從零開(kāi)始,或顛倒工程的規(guī)格，替代你返回設(shè)計(jì)總枝干用VHDL的行為描述，然后執(zhí)行這樣在新科技上認(rèn)識(shí)到正確的功能將被保留。 結(jié)構(gòu)體代表的內(nèi)部描述了設(shè)計(jì)實(shí)體的行為，其結(jié)構(gòu)，或兩者。use 。architecture V1 of AOI isbeginF = not ((A and B) or (C and D))。這里的注釋是一個(gè)“header” 用來(lái)告訴我們VHDL描述的是一個(gè)AOI門(mén)。注釋可以在一個(gè)單獨(dú)的一行或在VHDL代碼的最后一行，但在任何情況下到最后一行的時(shí)候就結(jié)束。 ) 而use語(yǔ)句(use 。實(shí)體是有VHDL關(guān)鍵字的。 F : out std_logic ) 。在我們的例子中端口說(shuō)明對(duì)應(yīng)芯片AOI的管腳。數(shù)據(jù)類(lèi)型的概念是來(lái)自VHDL世界各地的軟件。在這里，我們搞了一個(gè)小編程在end關(guān)鍵詞后加入實(shí)體的名稱(chēng)。程序中architecture 和 portis是VHDL的關(guān)鍵詞。并開(kāi)始對(duì)結(jié)構(gòu)體這一部分進(jìn)行說(shuō)明。 結(jié)構(gòu)體包含并行信號(hào)轉(zhuǎn)讓描述了設(shè)計(jì)實(shí)體的功能。當(dāng)然，剩余的VHDL代碼是設(shè)定的背景去告訴這項(xiàng)功能是如何定義的。通常，結(jié)構(gòu)體設(shè)計(jì)的代碼要比實(shí)體的說(shuō)明關(guān)鍵，因此重復(fù)結(jié)構(gòu)體的名字顯得更為重要。 （2）多種描述方式$適應(yīng)層次化設(shè)計(jì)。 （4）VHDL的設(shè)計(jì)不依賴(lài)于特定的器件，方便了工藝的轉(zhuǎn)換。VHDL 的寬范圍描述能力使它成為高層次設(shè)計(jì)的核心，從而決定了它成為系統(tǒng)設(shè)計(jì)領(lǐng)域最佳的硬件描述語(yǔ)言，并可進(jìn)行系統(tǒng)的早期仿真以保證設(shè)計(jì)的正確性。 （5） VHDL對(duì)設(shè)計(jì)的描述具有相對(duì)獨(dú)立性，設(shè)計(jì)者可以不懂硬件的結(jié)構(gòu)， 也不必管理最終設(shè)計(jì)實(shí)現(xiàn)的目標(biāo)器件是什么，而進(jìn)行獨(dú)立的設(shè)計(jì)。 綜合算法不同，對(duì)于同樣的硬件描述，可能會(huì)得到不同的綜合結(jié)果。最常見(jiàn)的使電路復(fù)雜化的原因之一是設(shè)計(jì)中存在許多本不必要的類(lèi)似 LATCH的結(jié)構(gòu)。elsif index=“00010”then stepsize=“0001001”。比較以上兩個(gè)程序，它們?cè)谛袨樯鲜堑葍r(jià)的。描述方式的靈活運(yùn)用 VHDL的一個(gè)重要特征是其和硬件電路的緊密聯(lián)系性。而完成同樣的功能，略做修改，程序4中只需要1個(gè)加法器，有效地減少了使用面積。end process。end if。如下面兩段程序代碼5和6，6中輸入信號(hào)b和c即可實(shí)現(xiàn)加法器的共享。q2=(b+c)+d。end if。else count=count1。因?yàn)楹统?shù)做比較更易于實(shí)現(xiàn)，且占用邏輯單元更少，因此程序8得到的執(zhí)行更高效。這就涉及到如何劃分功能模塊的問(wèn)題，這就要求對(duì)設(shè)計(jì)要有比較深入的掌握，才能使劃分的功能模塊具有簡(jiǎn)單化和高效性[14]。這既有利于早期發(fā)現(xiàn)結(jié)構(gòu)設(shè)計(jì)上的錯(cuò)誤，避免設(shè)計(jì)工時(shí)的浪費(fèi),同時(shí)也減少了邏輯功能仿真的工作量,提高了設(shè)計(jì)的一次成功率。一方面，西方發(fā)達(dá)國(guó)家開(kāi)展了許多關(guān)于部門(mén)間信息共享、以及公有－私有關(guān)系的專(zhuān)項(xiàng)研究，從法規(guī)、政策、機(jī)制等方面對(duì)部門(mén)間信息共享給予了一定的保障；另一方面，西方發(fā)達(dá)國(guó)家的ITS建設(shè)已經(jīng)發(fā)展到一定程度，普遍開(kāi)展了較高層次的交通信息服務(wù)。 為此，國(guó)家科技部提出了建設(shè)城市交通ITS共用信息平臺(tái)的構(gòu)想，在此基礎(chǔ)上廣泛開(kāi)展關(guān)于交通綜合信息的研究和應(yīng)用。多學(xué)科綜合集成ITS共用信息平臺(tái)。VHDL的英文全稱(chēng)是VHSIC（Very High Speed Integrated Circuit）Hardware Description Language。利用硬件描述語(yǔ)言來(lái)設(shè)計(jì)電路，使探測(cè)各種設(shè)計(jì)方案變成一件很容易的事，因?yàn)橹恍枰獙?duì)描述語(yǔ)言進(jìn)行修改，這比更改電路原理圖要容易實(shí)現(xiàn)得多。此外 ,VHDL 語(yǔ)言能夠同時(shí)支持同步電路、異步電路和隨機(jī)電路的設(shè)計(jì)實(shí)現(xiàn), 這是其他硬件描述語(yǔ)言所不能比擬的。同時(shí)，VHDL 語(yǔ)言也支持慣性延遲和傳輸延遲，這樣可以準(zhǔn)確地建立硬件電路的模型?！　?4) VHDL 語(yǔ)言的設(shè)計(jì)描述與器件無(wú)關(guān)　　采用 VHDL 語(yǔ)言描述硬件電路時(shí), 設(shè)計(jì)人員并不需要首先考慮選擇進(jìn)行設(shè)計(jì)的器件。在設(shè)計(jì)過(guò)程中 , 設(shè)計(jì)人員可以建立各種可再次利用的模塊 , 一個(gè)大規(guī)模的硬件電路的設(shè)計(jì)不可能從門(mén)級(jí)電路開(kāi)始一步步地進(jìn)行設(shè)計(jì) , 而是一些模塊的累加。這樣可以增加程序的調(diào)試速度，同時(shí)也能夠?qū)⒐ぷ骷?xì)分，以提高編程速度（見(jiàn)圖圖3）。圖3 交通信號(hào)燈系統(tǒng)模塊圖由圖3可以看出系統(tǒng)大體的工作程序是：首先由時(shí)鐘發(fā)生電路產(chǎn)生穩(wěn)定的時(shí)鐘信號(hào)，為下面三個(gè)子電路提供同步工作信號(hào)。 紅綠燈交通信號(hào)系統(tǒng)的VHDL模塊 時(shí)鐘脈沖發(fā)生電路在紅綠燈交通信號(hào)系統(tǒng)中，大多數(shù)的情況是通過(guò)自動(dòng)控制的方式指揮交通的。系統(tǒng)輸出信號(hào)：ena_scan：將外部的時(shí)鐘信號(hào)進(jìn)行分頻處理；ena_1hz：產(chǎn)生每秒一個(gè)的脈沖信號(hào)；flash_1hz：產(chǎn)生每秒一個(gè)脈沖的時(shí)鐘信號(hào)。常數(shù)的定義和設(shè)置主要是為了使程序更容易閱讀和修改，只要改變了常量的數(shù)值，使用到該常數(shù)的地方都會(huì)隨著更新而使用新的常數(shù)值。第一句就是將scan_bit設(shè)為常數(shù)‘2’，這個(gè)數(shù)值是可以根據(jù)設(shè)計(jì)的需要任意設(shè)定的。use 。 clk:in std_logic。end。constant two_hz_val:positive:=125。signal ena_one:std_logic。 then clk_scan_ff=00。event and clk=39。139。 end if。process(reset,clk,ena_s)begin if reset=39。 ena_two=