【正文】 結(jié)構(gòu)體的最后一行作為相同的原因?qū)?shí)體進(jìn)行處理。 （4） 對(duì)于用 VHDL 完成的一個(gè)確定的設(shè)計(jì)，可以利用EDA工具進(jìn)行邏輯綜合和優(yōu)化，并自動(dòng)地把 VHDL 描述設(shè)計(jì)轉(zhuǎn)變成門(mén)級(jí)網(wǎng)表。程序2：stepsize=“0000111” when index=“00000”else “0001000” when index=“00001”else “0001001” when index=“00010”……“0000000”。else temp:=c。if (count=0)then count=input_signal。 隨著交通狀況的日益惡化，西方發(fā)達(dá)國(guó)家普遍開(kāi)展了關(guān)于智能交通系統(tǒng)共用信息平臺(tái)的研究、建設(shè)。而且用原理圖表示的設(shè)計(jì)，通用性、可移植性也比較弱，所以在現(xiàn)代的設(shè)計(jì)中，越來(lái)越多地采用了基于硬件描述語(yǔ)言的設(shè)計(jì)方式。　　(5) VHDL 語(yǔ)言程序易于共享和復(fù)用　　VHDL 語(yǔ)言采用基于庫(kù) ( library) 的設(shè)計(jì)方法。 圖4 時(shí)鐘發(fā)生電路模塊圖系統(tǒng)輸入信號(hào)：clk：由外部信號(hào)發(fā)生器提供1kHZ的時(shí)鐘信號(hào)；reset：系統(tǒng)內(nèi)部自復(fù)位信號(hào)。entity hld1 isport(reset:in std_logic。139。ena_scan=ena_s。 ena_one=not ena_one。經(jīng)仿真后得到的時(shí)序圖(見(jiàn)圖8)： 圖8 計(jì)數(shù)秒數(shù)選擇電路時(shí)序圖由計(jì)數(shù)描述選擇電路的時(shí)序圖(見(jiàn)圖8)可以看出這段程序中定義了在正常車(chē)流量情況下，東西及南北方向紅燈、黃燈和綠燈需要維持的秒數(shù)分別是15s、5s和25s。 elsif (clk39。 sign_state=“100”時(shí)，東西方向黃燈亮5s。constant yellowew_time:integer:=5。 when 001=load=conv_std_logic_vector(yellowsn_time,8)。例如：南北方向綠燈，車(chē)輛處于正常行駛中，東西方向紅燈，車(chē)輛處于等待中，若南北方向行駛的車(chē)輛看到倒計(jì)時(shí)顯示器上可以通行的時(shí)間很短，可能就會(huì)放慢速度等待下一次通行，這樣在東西方向綠燈時(shí)，車(chē)輛就能夠正常行駛，不會(huì)為等待南北方向強(qiáng)行的車(chē)輛而耽誤更多的時(shí)間。) then if ena_1hz=39。 when others=led(24 downto 0)=0000000000000000000000000。139。 when 2=led(24 downto 0)=1110000000000000000000000。 when 18=led(24 downto 0)=1111111111111111111000000。這段程序是采用的就是查表的方法并且利用發(fā)光二極管進(jìn)行倒計(jì)時(shí)顯示,如圖10所示:當(dāng)綠燈點(diǎn)亮開(kāi)始計(jì)數(shù)后，load就會(huì)將減1后的值賦給t_ff，之后t_ff又會(huì)從case語(yǔ)句中查找到相對(duì)應(yīng)的值再賦給led顯示所剩余的時(shí)間。 a_m:in std_logic。or reset=39。 else rebn_ff:=rebn_ff。) thencase state is when rewgsn= if (a_m=39。 and ena_scan=39。139。039。) then recount=39。) then if (st_transfer=39。 and ena_1hz=39。039。 end if。 state=rewgsn。139。039。signal light:std_logic_vector(5 downto 0)。 clk:in std_logic。139。 when 14=led(24 downto 0)=1111111111111110000000000。 end if。 next_state:out std_logic)。 when 2=led(24 downto 0)=1110000000000000000000000。當(dāng)reset=1，則將t_ff與led清零。在這段程序的設(shè)計(jì)中用到了conv_std_logic_vector(value,n)語(yǔ)句，它的用法就是將已經(jīng)定義的數(shù)值 (value)轉(zhuǎn)換成n位(bit)的表示方法。139。 sign_state:in std_logic_vector(2 downto 0)。 sign_state=“010”時(shí)，南北方向紅燈亮15s。南北方向綠燈設(shè)定為25s。 計(jì)數(shù)秒數(shù)選擇電路當(dāng)通過(guò)交通路口時(shí)，如果能在一個(gè)方向增添一個(gè)倒計(jì)時(shí)顯示器對(duì)車(chē)輛、行人加以提示，可能會(huì)有更好的效果。139。039。signal ena_s:std_logic。程序如下：library ieee。當(dāng)計(jì)數(shù)器計(jì)時(shí)完畢，倒計(jì)時(shí)控制器就會(huì)負(fù)責(zé)產(chǎn)生一個(gè)脈沖信號(hào)發(fā)送給紅綠燈信號(hào)控制電路進(jìn)入下一個(gè)狀態(tài)，之后循環(huán)這一過(guò)程?！　?3) VHDL 語(yǔ)言具有很強(qiáng)的移植能力　　VHDL 語(yǔ)言很強(qiáng)的移植能力主要體現(xiàn)在: 對(duì)于同一個(gè)硬件電路的 VHDL 語(yǔ)言描述 , 它可以從一個(gè)模擬器移植到另一個(gè)模擬器上、從一個(gè)綜合器移植到另一個(gè)綜合器上或者從一個(gè)工作平臺(tái)移植到另一個(gè)工作平臺(tái)上去執(zhí)行。 選擇VHDL硬件描述語(yǔ)言設(shè)計(jì)的優(yōu)勢(shì)首先，簡(jiǎn)單地介紹一下什么是VHDL硬件描述語(yǔ)言。 由于設(shè)計(jì)的主要仿真和調(diào)試過(guò)程是在高層次上完成的。else count=count+1。end if。elsif index=“00001”then stepsize=“0001000”。強(qiáng)大的行為描述能力避開(kāi)了具體的器件結(jié)構(gòu)， 是在邏輯行為上描述和設(shè)計(jì)大規(guī)模電子系統(tǒng)的重要保證。有些人可能認(rèn)為其余的VHDL代碼是多余的。這個(gè)實(shí)體說(shuō)明end是終止VHDL 程序的關(guān)鍵詞。 Entity AOI is設(shè)計(jì)實(shí)體的名字只是使用者創(chuàng)造出的一個(gè)標(biāo)簽，它不符合一個(gè)名稱(chēng)預(yù)先確定的VHDL元件庫(kù)。end AOI。行為仿真還允許設(shè)計(jì)優(yōu)化探討替代體系結(jié)構(gòu)，從而更好地設(shè)計(jì)。 VHDL系統(tǒng)VHDL是一種符號(hào)，并且是簡(jiǎn)明完全定義的語(yǔ)言參考手冊(cè)(LRM)。使用PLD來(lái)開(kāi)發(fā)數(shù)字電路，可以大大縮短設(shè)計(jì)時(shí)間，減少PCB面積，提高系統(tǒng)的可靠性。第2章 EDA在交通燈上的研究發(fā)展 EDA技術(shù)及其發(fā)展現(xiàn)代電子設(shè)計(jì)技術(shù)的核心是EDA（Electronic Design Automation）技術(shù)。桿狀細(xì)胞對(duì)黃色的光特別敏感，三種錐狀細(xì)胞則分別對(duì)紅光、綠光及藍(lán)光最敏感。此前，鐵路交通已經(jīng)使用自動(dòng)轉(zhuǎn)換的燈光信號(hào)有一段時(shí)間了。哈特設(shè)計(jì)、制造的燈柱高7米，身上掛著一盞紅、綠兩色的提燈煤氣交通信號(hào)燈，這是城市街道的第一盞信號(hào)燈。　　黃色信號(hào)燈的發(fā)明者是我國(guó)的胡汝鼎，他懷著“科學(xué)救國(guó)”的抱負(fù)到美國(guó)深造，在大發(fā)明家愛(ài)迪生為董事長(zhǎng)的美國(guó)通用電器公司任職員[1]。　　新式的紅綠燈能將闖紅燈的人拍照下來(lái)。在交叉路口如何解決混合交通流中的相互影響，就是解決問(wèn)題的關(guān)鍵所在！隨著我國(guó)經(jīng)濟(jì)的穩(wěn)步發(fā)展，人民生活水平的日漸提高，越來(lái)越多的汽車(chē)進(jìn)入尋常百姓的家庭，再加上政府大力地發(fā)展公交、出租車(chē)行業(yè)，道路上的車(chē)輛越來(lái)越多，使得城市的交通成為了一個(gè)主要的問(wèn)題。EDA( Electronic Design Automation，電子系統(tǒng)設(shè)計(jì)自動(dòng)化)技術(shù)是20世紀(jì)90年代初從CAD(計(jì)算機(jī)輔助設(shè)計(jì))、CAM(計(jì)算機(jī)輔助制造),CAT(計(jì)算機(jī)輔助測(cè)試)和CAE(計(jì)算機(jī)輔助工程)的概念發(fā)展而來(lái)的。3)軟件開(kāi)發(fā)工具。由于可編程邏輯器件性能價(jià)格比的不斷提高，開(kāi)發(fā)軟件功能的不斷完善，而且由于用EDA技術(shù)設(shè)計(jì)電子系統(tǒng)具有用軟件的方式設(shè)計(jì)硬件。成功的高水平的設(shè)計(jì)需要一種語(yǔ)言，一套工具和一種適當(dāng)?shù)姆椒ā?結(jié)構(gòu)體代表的內(nèi)部描述了設(shè)計(jì)實(shí)體的行為，其結(jié)構(gòu)，或兩者。注釋可以在一個(gè)單獨(dú)的一行或在VHDL代碼的最后一行，但在任何情況下到最后一行的時(shí)候就結(jié)束。在我們的例子中端口說(shuō)明對(duì)應(yīng)芯片AOI的管腳。并開(kāi)始對(duì)結(jié)構(gòu)體這一部分進(jìn)行說(shuō)明。 （2）多種描述方式$適應(yīng)層次化設(shè)計(jì)。 綜合算法不同，對(duì)于同樣的硬件描述，可能會(huì)得到不同的綜合結(jié)果。描述方式的靈活運(yùn)用 VHDL的一個(gè)重要特征是其和硬件電路的緊密聯(lián)系性。如下面兩段程序代碼5和6，6中輸入信號(hào)b和c即可實(shí)現(xiàn)加法器的共享。因?yàn)楹统?shù)做比較更易于實(shí)現(xiàn)，且占用邏輯單元更少，因此程序8得到的執(zhí)行更高效。 為此，國(guó)家科技部提出了建設(shè)城市交通ITS共用信息平臺(tái)的構(gòu)想，在此基礎(chǔ)上廣泛開(kāi)展關(guān)于交通綜合信息的研究和應(yīng)用。此外 ,VHDL 語(yǔ)言能夠同時(shí)支持同步電路、異步電路和隨機(jī)電路的設(shè)計(jì)實(shí)現(xiàn), 這是其他硬件描述語(yǔ)言所不能比擬的。這樣可以增加程序的調(diào)試速度，同時(shí)也能夠?qū)⒐ぷ骷?xì)分，以提高編程速度（見(jiàn)圖圖3）。常數(shù)的定義和設(shè)置主要是為了使程序更容易閱讀和修改，只要改變了常量的數(shù)值，使用到該常數(shù)的地方都會(huì)隨著更新而使用新的常數(shù)值。end。event and clk=39。 ena_two=39。 end if。constant greenew_time:integer:=25。 and recount=39。計(jì)數(shù)秒數(shù)選擇電路程序代碼library ieee。beginprocess(reset,clk)begin if reset=39。 when others=load=conv_std_logic_vector(yellowsn_time,8)。圖9 倒計(jì)時(shí)控制電路系統(tǒng)輸入信號(hào)：clk：由外部信號(hào)發(fā)生器提供1kHz的時(shí)鐘信號(hào)；reset：系統(tǒng)內(nèi)部自復(fù)位信號(hào)；ena_1hz：接收由時(shí)鐘發(fā)生電路提供的1Hz的脈沖信號(hào)；recount：重新計(jì)數(shù)的使能控制信號(hào)；load：負(fù)責(zé)接收計(jì)數(shù)器所需要的計(jì)數(shù)數(shù)值。當(dāng)reset=0,clk為上升沿觸發(fā)，且ena_1hz與recount為1時(shí)，load將減1的數(shù)值賦給t_ff。use 。139。 when 7=led(24 downto 0)=1111111100000000000000000。 when 23=led(24 downto 0)=1111111111111111111111110。因此，hld4紅綠燈信號(hào)控制電路(見(jiàn)圖11)除了負(fù)責(zé)監(jiān)控路口紅綠燈之外，最主要的功能就是能夠利用開(kāi)關(guān)來(lái)切換手動(dòng)與自動(dòng)的模式，讓交通警察能夠通過(guò)外部輸入的方式來(lái)控制紅綠燈交通信號(hào)系統(tǒng)的運(yùn)做。 red:out std_logic_vector(1 downto 0)。elsif (clk39。 end if。139。139。 state=gewrsn。139。039。 end if。 sign_state=101。 else recount=39。 else recount=39。139。process(clk,ena_1hz,reset)beginif (reset=39。139。 yellow:out std_logic_vector(1 downto 0))。系統(tǒng)輸出信號(hào)： recount：產(chǎn)生重新計(jì)數(shù)的輸出使能控制信號(hào)；sign_state：產(chǎn)生輸出狀態(tài)信號(hào)；red：負(fù)責(zé)紅色信號(hào)燈的顯示；green：負(fù)責(zé)綠色信號(hào)燈的顯示；yellow：負(fù)責(zé)黃色信號(hào)燈的顯示。 when others=led(24 downto 0)=0000000000000000000000000。 when 9=led(24 downto 0)=1111111111000000000000000。139。 clk:in std_logic。 當(dāng)reset=0,clk為上升沿觸發(fā)，且ena_1hz為1時(shí)，recount為0時(shí)，t_ff減1。經(jīng)仿真后得到的時(shí)序圖(見(jiàn)圖10)：圖10 倒計(jì)時(shí)控制電路時(shí)序圖由倒計(jì)時(shí)控制電路的時(shí)序圖(見(jiàn)圖10)可以看出，當(dāng)clk時(shí)鐘信號(hào)來(lái)臨后，在ena_1hz脈沖信號(hào)的同時(shí)激勵(lì)下，led會(huì)按照預(yù)先設(shè)置好的時(shí)間開(kāi)始逐1遞減，進(jìn)行倒計(jì)時(shí)顯示。 end if。 then load=00000000。use 。) then case sign_state is when 000=load=conv_std_logic_vector(greensn_time,8)。constant redsn_time:integer:=15。 end if。 clk_2hz_ff=0000000。) then if clk_scan_ff=scan_val1 then clk_scan_ff=00。constant scan_val:positive:=4。例如程序中用到的：constant scan_bit:positive:=2。北西東時(shí)鐘發(fā)生電路計(jì)數(shù)秒數(shù)選擇電路 紅綠燈信號(hào)控制電路倒計(jì)時(shí)控制電路