【正文】 由外部時鐘電路以BCD碼的形式提供?，F(xiàn)代數(shù)字系統(tǒng)設(shè)計一般是將其劃分為控制器和受控電路兩大部分，控制器由ASM圖或MDS圖決定，而受控電路則使用各種通用模塊實(shí)現(xiàn)。第二節(jié) 設(shè)計思路現(xiàn)代數(shù)字系統(tǒng)設(shè)計一般采用自頂向下的方法，其過程大致可分為三個大的步驟：系統(tǒng)調(diào)研；模塊的劃分；模塊的實(shí)現(xiàn)。其中，行為描述的抽象程度最高，最能體現(xiàn)VHDL 描述高層次結(jié)構(gòu)和系統(tǒng)的能力。數(shù)據(jù)流描述方式可比較直觀地表達(dá)底層邏輯行為。（一）行為級描述通過一組串行的VHDL進(jìn)程，反映設(shè)計的功能和算法，而沒有直接指明或涉及實(shí)現(xiàn)這些行為的硬件結(jié)構(gòu)，包括硬件特性、連線方式和邏輯行為方式。用戶可以使用不同程度的語句類型和抽象方式來描述不同程度的設(shè)計。需要說明的是，它們在硬件中都是并行運(yùn)行的。所以，內(nèi)部和外部的概念對系統(tǒng)設(shè)計的VHDL是十分重要的。三、VHDL的設(shè)計簡述VHDL描述數(shù)字電路系統(tǒng)設(shè)計的行為、功能、輸入和輸出。使其在任何大系統(tǒng)的設(shè)計中，隨時可對設(shè)計進(jìn)行仿真模擬。設(shè)計者可以不懂硬件的結(jié)構(gòu)，也不必管最終設(shè)計實(shí)現(xiàn)的目標(biāo)器件是什么，而進(jìn)行獨(dú)立的設(shè)計。（二）可移植性VHDL語言是一個標(biāo)準(zhǔn)語言，其設(shè)計描述可以為不同的EDA工具支持。（一）功能強(qiáng)大VHDL具有功能強(qiáng)大的語言結(jié)構(gòu)。1996年，再次加入電路合成的標(biāo)準(zhǔn)程序和規(guī)格。20世紀(jì)80年代美國國防部開發(fā)Very High Speed Integrated Circuit—VHSIC，用于描述集成電路的結(jié)構(gòu)和功能。硬件描述語言HDL（Hardware Description Language）誕生于1962年。VHDL（Very High Speed Integrated Circuit Hardware Description Language）是IEEE（Institute of Electrical and Electronics Engineers）標(biāo)準(zhǔn)的硬件描述語言，是現(xiàn)代電子系統(tǒng)設(shè)計的首選硬件設(shè)計計算機(jī)語言。本文采用先進(jìn)的EDA技術(shù)，利用QuartusII工作平臺和VHDL設(shè)計語言，設(shè)計了一種新型的微波爐控制器芯片，該芯片具有系統(tǒng)復(fù)位、時間設(shè)定和烹飪計時的功能，用一片F(xiàn)PGA芯片實(shí)現(xiàn)，所以能設(shè)計出一款方便安全操作的微波爐是非常有必要的。微波爐開始進(jìn)入越來越多的家庭，他給人們的生活帶來了極大的方便。據(jù)統(tǒng)計，微波爐目前在日本、美國、西歐等發(fā)達(dá)國家地區(qū)的普及率高達(dá)98%，在中國城鎮(zhèn)的普及率也已近90%。但初期由于微波爐市場屬于導(dǎo)入期，價格高，消費(fèi)者接受的少，自1996年以后，惠而浦、松下等大部分都退出了中國市場，主要以出口為主。第一部家用微波爐是在1965年由Raytheon集團(tuán)生產(chǎn)。FPGA基于VHDL微波爐課程設(shè)計方案第一章 緒 論第一節(jié) 課題背景介紹一、產(chǎn)品背景介紹Percy 在1946年構(gòu)想出微波爐的概念，在1950年取得專利。二、國內(nèi)產(chǎn)品發(fā)展現(xiàn)狀現(xiàn)在，中國已成為全球最大的微波爐生產(chǎn)基地，據(jù)估計，中國微波爐年產(chǎn)量已達(dá)2000萬臺左右，從2001年中國市場的需求量來看，約在700萬臺左右。1998年后，外資品牌中以韓國品牌LG、三星表現(xiàn)較為突出，逐漸跨入第第3名，微波爐第一品牌為格蘭仕。這個數(shù)字甚至超過了彩電和洗衣機(jī)的普及程度。微波爐由2450MHz的超高頻來加熱食物。第二章 電子設(shè)計自動化概述第一節(jié) VHDL簡介隨著VLSI、EDA（ Electronic Design Automation ）工具的迅速發(fā)展，用戶系統(tǒng)的設(shè)計從單純的ASIC（Application Specific Integrated Circuit）設(shè)計向著系統(tǒng)單片化SOC（System On a Chip）設(shè)計的方向發(fā)展。本篇介紹VHDL的語法基礎(chǔ)、用VHDL進(jìn)行系統(tǒng)設(shè)計的基本方法、以及VHDL的設(shè)計實(shí)例等。HDL是用形式化的方法描述數(shù)字電路和設(shè)計數(shù)字邏輯系統(tǒng)的語言。此后，硬件描述語言向標(biāo)準(zhǔn)化方向發(fā)展，1987年成為IEEE Standard 1076，稱為VHDL語言。1995年VerilogHDL也成為IEEE 標(biāo)準(zhǔn)。它可以用明確的代碼描述復(fù)雜的控制邏輯設(shè)計。它可以從一個仿真工具移植到另一個仿真工具，從一個綜合工具移植到另一個綜合工具，從一個工作平臺移植到另一個工作平臺。程序設(shè)計的硬件目標(biāo)器件有廣闊的選擇范圍，可以是各系列的CPLD、FPGA及各種門陣列器件。所以，即使在遠(yuǎn)離門級的高層次（即使設(shè)計尚未完成時），設(shè)計者就能夠?qū)φ麄€工程設(shè)計的結(jié)構(gòu)和功能的可行性進(jìn)行查驗(yàn)，并做出決策。它在語法上與現(xiàn)代編程語言相似，但包含了許多與硬件有特殊關(guān)系的結(jié)構(gòu)。外部的實(shí)體名或連接由實(shí)體聲明Entity來描述。VHDL程序設(shè)計的基本結(jié)構(gòu)如下：庫、程序包實(shí)體Entity結(jié)構(gòu)體Architecture、 組件ponent等配置Configuration 表 1 VHDL程序設(shè)計的基本結(jié)構(gòu)一個實(shí)體可以對應(yīng)一個或者多個結(jié)構(gòu)體。例如系統(tǒng)級的、板級的、芯片級的或者模塊級的設(shè)計。行為級描述主要指順序語句描述，即通常是指含有進(jìn)程的非結(jié)構(gòu)化的邏輯描述。（三）結(jié)構(gòu)級描述將設(shè)計看成多個功能塊的相互連接，并且主要通過功能塊的組件例化來表示。正是VHDL 語言的行為描述能力使自頂向下的設(shè)計方式成為可能。承接一個數(shù)字系統(tǒng)設(shè)計的課題后，一般不要急于動手設(shè)計，而應(yīng)對課題作充分的分析和調(diào)研，然后確定初步的方案。下面分析微波爐定時器的工作過程及基本要求： 上電后，系統(tǒng)處于復(fù)位狀態(tài)。（2）時間設(shè)置出錯及工作過程的取消等情況的處理：設(shè)置一個復(fù)位按鍵。第三節(jié) 設(shè)計方案微波爐控制器系統(tǒng)可由以下三個電路模塊組成：狀態(tài)控制電路，其功能是控制微波爐工作過程中的狀態(tài)轉(zhuǎn)換，并發(fā)出相關(guān)控制信號；數(shù)據(jù)裝載電路，其功能是根據(jù)控制信號選擇定時時間，測試數(shù)據(jù)或計時完成信息的載入；計時器電路，其功能是對時鐘進(jìn)行減法計數(shù)，提供烹調(diào)完成時的狀態(tài)信號。接通電源初始狀態(tài)時間設(shè)置顯示8888烹調(diào)完成SET_TTEST?START?時間到？NYNYNYNY圖2 工作流程圖首先，對系統(tǒng)進(jìn)行復(fù)位清零，使其各電路模塊均處于初始狀態(tài)；當(dāng)烹飪時間設(shè)置信號SET_T有效時，讀入時間信號KEY[3..0]的取值，此時系統(tǒng)顯示設(shè)置的時間信息，再按下SET_T確定設(shè)置時間完成。第四章 模塊分析第一節(jié) 狀態(tài)控制電路模塊狀態(tài)控制器的功能根據(jù)輸入信號和自身當(dāng)時所處的狀態(tài)完成狀態(tài)的轉(zhuǎn)換和輸出相應(yīng)的控制信號，其模塊框圖如圖3所示。當(dāng)LD_TEST有效時，輸出數(shù)碼管測試數(shù)據(jù)－－包括6個輸入信號和4個輸出信號。TESTamp。圖5 數(shù)據(jù)裝載電路模塊框圖當(dāng)LD_DONE有效時，輸出烹調(diào)結(jié)束的信息數(shù)據(jù)數(shù)據(jù)。第三節(jié) 計時器模塊 電路計時模塊可以由十進(jìn)制減法計數(shù)器和六進(jìn)制減法計數(shù)器級聯(lián)組成，其中，兩個十進(jìn)制的減法計數(shù)器用于分、秒的個位減法計數(shù)，兩個六進(jìn)制的減法計數(shù)器用于分、秒的十位減法計數(shù)。第五章 程序設(shè)計及仿真第一節(jié) 程序簡要說明程序分為多個模塊進(jìn)行編寫，這樣既符合編程模塊化的要求也方便編寫和閱讀。第二節(jié) 仿真時序圖下面我們分別考察微波爐總的功能、計時器模塊和數(shù)據(jù)裝載電路模塊的正確性（其他模塊的仿真略）。仿真結(jié)果與預(yù)先設(shè)定的電路功能相吻合。以下是模塊3的接線盒引腳分配：圖11 接線盒引腳分配本次試驗(yàn)為了觀察操作方便，數(shù)碼管用了第4個顯像管；LED分別用了DDD1；按鍵則8個全部使用。在QUARTUSII上進(jìn)行程序的編程、仿真，在編譯仿真通過后，最終在試驗(yàn)箱調(diào)試成功，實(shí)現(xiàn)設(shè)計任務(wù)書所要求的指標(biāo)。特別是QUARTUS II軟件的應(yīng)用，從安裝到使用，在到對在仿真時遇到問題的解決，明白了理論是完美的，而實(shí)際仿真是會有延時、毛刺等問題，所以在仿真是如何設(shè)置時鐘也是值得好好考慮的。USE 。 復(fù)位信號 KEY: IN STD_LOGIC_VECTOR(3 DOWNTO 0)。 顯示電路測試信號 CLK:IN STD_LOGIC。 指示數(shù)據(jù)裝載電路載入的用于測試的數(shù)據(jù) LD_CLK:OUT STD_LOGIC。END controllor。 SIGNAL SET_T0: STD_LOGIC。 ELSIF CLK39。 如果不是，遇到上邊沿則自動跳轉(zhuǎn)下一狀態(tài) END IF。 THEN 復(fù)位時不論任何狀態(tài)數(shù)碼管都將顯示0000 DATATMP = (others = 39。EVENT AND KEY(3) = 39。 END IF。139。 否則自動加1 END IF。 THEN 設(shè)置秒的十位 IF DATATMP(7 DOWNTO 4) = 0101 THEN 5自動跳轉(zhuǎn)到0 DATATMP(7 DOWNTO 4) = 0000。 IF KEY(0)39。 ELSE DATATMP(3 DOWNTO 0) = DATATMP(3 DOWNTO 0) + 1。 DATA = DATATMP。 THEN 復(fù)位時設(shè)置時間變?yōu)榈碗娖? SET_T0 =