【正文】 電路的設(shè)計(jì)意義。利用EDA技術(shù)進(jìn)行電子系統(tǒng)的設(shè)計(jì)，具有以下幾個(gè)特點(diǎn)：① 用軟件的方式設(shè)計(jì)硬件；② 用軟件方式設(shè)計(jì)的系統(tǒng)到硬件系統(tǒng)的轉(zhuǎn)換是由有關(guān)的開(kāi)發(fā)軟件自動(dòng)完成的；③ 設(shè)計(jì)過(guò)程中可用有關(guān)軟件進(jìn)行各種仿真；④ 系統(tǒng)可現(xiàn)場(chǎng)編程，在線升級(jí)；⑤ 整個(gè)系統(tǒng)可集成在一個(gè)芯片上，體積小、功耗低、可靠性高。2 設(shè)計(jì)的技術(shù)基礎(chǔ) EDA技術(shù)簡(jiǎn)介EDA(Electronics Design Automation)技術(shù)是隨著集成電路和計(jì)算機(jī)技術(shù)的飛速發(fā)展應(yīng)運(yùn)而生的一種高級(jí)、快速、有效的電子設(shè)計(jì)自動(dòng)化工具。該語(yǔ)言允許設(shè)計(jì)者進(jìn)行各種級(jí)別的邏輯設(shè)計(jì)，進(jìn)行數(shù)字邏輯系統(tǒng)的仿真驗(yàn)證時(shí)序分析邏輯綜合。1990年，Cadence公司決定公開(kāi)Verilog HDL語(yǔ)言，于是成立了OVI（Open Verilog International）組織來(lái)負(fù)責(zé)促進(jìn)Verilog HDL語(yǔ)言的發(fā)展。Phil Moorby后來(lái)成為VerilogXL的主要設(shè)計(jì)者和Cadence公司（CadenceDesign Systems）的第一合伙人。其密鑰長(zhǎng)度為56位，明文按64位進(jìn)行分組，將分組后的明文組和56位的密鑰按位替代或交換的方法形成密文組的加密方法。經(jīng)過(guò)幾次討論，NBS于1975年發(fā)布了這個(gè)加密算法的細(xì)節(jié)。DES通常使用ECB，CBC，或CFB模式。后來(lái)，人們發(fā)現(xiàn)DES在強(qiáng)大攻擊下太脆弱，因此使DES的應(yīng)用有所下降。但是，任何一本安全書(shū)籍都不得不提到DES，因?yàn)樗?jīng)是加密算法的標(biāo)志。DES產(chǎn)生可以追溯到1972年，美國(guó)的國(guó)家標(biāo)準(zhǔn)局（NBS，即現(xiàn)在的國(guó)家標(biāo)準(zhǔn)與技術(shù)學(xué)會(huì)，NIST）啟動(dòng)了一個(gè)項(xiàng)目，旨在保護(hù)計(jì)算機(jī)和計(jì)算機(jī)通信中的數(shù)據(jù)。到1976年底，美國(guó)聯(lián)邦政府決定采用這個(gè)算法，并將其更名為數(shù)據(jù)加密標(biāo)準(zhǔn)。DES( Data Encryption Standard)算法，于1977年得到美國(guó)政府的正式許可，是一種用56位密鑰來(lái)加密64位數(shù)據(jù)的方法。在1984至1985年Moorby設(shè)計(jì)出了第一個(gè)名為VerilogXL的仿真器，1986年他對(duì)Verilog HDL的發(fā)展又作出了另一個(gè)巨大的貢獻(xiàn)，即提出了用于快速門(mén)級(jí)仿真XL算法?；赩erilog HDL的優(yōu)越性，IEEE于1995年制定了Verilog HDL的IEEE標(biāo)準(zhǔn)， 2005年System Verilog IEEE18002005標(biāo)準(zhǔn)的公布，更使得Verilog語(yǔ)言在綜合，仿真驗(yàn)證和模塊的重用等性能方面都有大幅度提高。它目前是應(yīng)用最廣泛的硬件語(yǔ)言。隨著計(jì)算機(jī)、集成電路、電子系統(tǒng)設(shè)計(jì)的發(fā)展，EDA技術(shù)先后經(jīng)歷了計(jì)算機(jī)輔助設(shè)計(jì)CAD(Computer AssistDesign)、計(jì)算機(jī)輔助工程設(shè)計(jì)CAE(Computer Assist Engineering Design)及電子系統(tǒng)設(shè)計(jì)自動(dòng)化ESDA(Electronic System Design Automation)三個(gè)發(fā)展階段。因此，EDA技術(shù)是現(xiàn)代電子設(shè)計(jì)的發(fā)展趨勢(shì)，是現(xiàn)代電子信息工程領(lǐng)域的一門(mén)新技術(shù)?，F(xiàn)在它已成為IEEE的工業(yè)標(biāo)準(zhǔn)硬件描述語(yǔ)言之一。隨著計(jì)算機(jī)和大規(guī)模集成電路制造技術(shù)的迅速發(fā)展，采用普通中小規(guī)模數(shù)字邏輯集成電路，如74系列的TTL或通用CMOS數(shù)字邏輯集成電路，已經(jīng)不能滿足現(xiàn)代數(shù)字系統(tǒng)設(shè)計(jì)的要求，迫切需要提高設(shè)計(jì)效率。b) 具有豐富的模擬仿真語(yǔ)句和庫(kù)函數(shù)，使得在任何大系統(tǒng)的設(shè)計(jì)早期就能查驗(yàn)設(shè)計(jì)系統(tǒng)功能的可行性，隨時(shí)可對(duì)設(shè)計(jì)進(jìn)行仿真模擬，將設(shè)計(jì)中邏輯上的錯(cuò)誤消滅在組裝之前。設(shè)計(jì)實(shí)體庫(kù)、程序包使用說(shuō)明實(shí)體(ENTITY)結(jié)構(gòu)體配置（CONFIGURATION）GENERIC類屬說(shuō)明PORT端口說(shuō)明結(jié)構(gòu)體功能描述結(jié)構(gòu)體說(shuō)明圖21 Verilog HDL程序設(shè)計(jì)的基本結(jié)構(gòu)圖 ModelSim SE 簡(jiǎn)介ModelSim是業(yè)界最優(yōu)秀的HDL語(yǔ)言仿真編譯軟件，它能提供友好的仿真環(huán)境，是業(yè)界唯一的單內(nèi)核支持VHDL和Verilog混合仿真的仿真器。SE版和OEM版在功能和性能方面有較大差別，比如對(duì)于大家都關(guān)心的仿真速度問(wèn)題，以Xilinx公司提供的OEM版本ModelSim XE為例，對(duì)于代碼少于40000行的設(shè)計(jì)，ModelSim SE 比ModelSim XE要快10倍；對(duì)于代碼超過(guò)40000行的設(shè)計(jì)，ModelSim SE要比ModelSim XE快近40倍。密鑰長(zhǎng)度為56位。這樣，64位密鑰丟棄每個(gè)第8位即得到56位密鑰，如圖32所示。1) 將64位明文塊送入初始置換（Initial Permutation，IP）函數(shù)。5) 將左明文和右明文重接起來(lái)，對(duì)組成的塊進(jìn)行最終置換（Final Permutation，F(xiàn)P）6) 這個(gè)過(guò)程的結(jié)果得到64位密文。 表32 初始置換明文塊中各位位置換成該位置的內(nèi)容123…64585042…7表33顯示了IP使用的完整變換表。然后對(duì)兩塊進(jìn)行16輪操作。每一輪從這個(gè)56位密鑰產(chǎn)生不同的48位子密鑰，稱為密鑰變換。相應(yīng)移動(dòng)后，選擇56位中的48位。表34 每一輪移動(dòng)的密鑰位數(shù)輪號(hào)12345678910111213141516位數(shù)1122222212222221表35 壓縮置換1417112415328156211023191242681672720132415231374755304051453348444939563453464250362932第2步 擴(kuò)展置換經(jīng)過(guò)初始置換后我們得到兩個(gè)32位明文區(qū)，分別稱為左明文和右明文。這兩位實(shí)際上是重復(fù)4位塊的第1位和第4位。顯然，這個(gè)過(guò)程在生成輸出時(shí)擴(kuò)展和置換輸入位。表36 右明文擴(kuò)展置換表32123456789891011121314151617161718192021222324252425262728293031321由表35可知密鑰變換將56位密鑰壓縮成48位，而擴(kuò)展置換將32位右明文擴(kuò)展為48位。48位輸入塊分成8個(gè)子塊（各有6位），每個(gè)子塊指定一個(gè)S盒。表37顯示了P盒。 最終置換16輪結(jié)束后，進(jìn)行最終置換（只一次），即按表38進(jìn)行變換。如信用卡持卡人的PIN的加密傳輸、IC卡與POS間的雙向認(rèn)證、金融交易數(shù)據(jù)包的MAC校驗(yàn)等，均用到DES算法。如Mode為解密，則用Key把密碼形式的數(shù)據(jù)Data解密，還原為Data的明碼形式（64位），作為DES的輸出結(jié)果。圖41 DES算法框圖經(jīng)過(guò)16次迭代運(yùn)算后，得到L1R16，將此作為輸入，進(jìn)行逆置換，即得到密文輸出。表45 算法描述圖中選擇函數(shù)S11441312151183106125907015741421311061211953841148136211151297310501512824917511314100613表46 算法描述圖中選擇函數(shù)S81328461511110931450127115138103741256110149271141912142061013153582114741081315129035611 在此，以S1為例說(shuō)明其功能。從子密鑰的生成算法描述圖中我們可以看到：初始Key值為64位，但DES算法規(guī)定，其中第1…64位是奇偶校驗(yàn)位，不參與DES運(yùn)算。以此類推其他密鑰。其中密鑰產(chǎn)生模塊被desround模塊調(diào)用。排PC1之后分別存到28bit的寄64bit的外部密鑰K輸入以后，首先通過(guò)奇偶校驗(yàn)，剔除奇偶校驗(yàn)位，得到56bit的密鑰M，M又經(jīng)過(guò)換位重存器C0和D0中。在16次左移操作中，總共向左移動(dòng)了28bit，這樣就保證了C16=C0，D16=D0，即（C16，D16）的內(nèi)容和（C0，D0）完全相同。previous_key[55…0]iteration[3…0]decryptnon_perm_key[55…0]new_key[47…0]圖44 密鑰產(chǎn)生模塊key_genkey_gen模塊核心程序如下：……prev_key_var=previous_key。non_perm_key=(0)。 semi_key= semi_key1。 non_perm_key_var[27:0]= semi_key。 semi_key= semi_key2。 semi_key= perv_key_var[27:0]。 ne