【正文】 2. MSI (Medium Scale Integration ) 中規(guī)模集成電路 : 邏輯門數(shù)為 10 門～ 99 門 (或元件數(shù) 100個～ 999個 )； 3. LSI (Large Scale Integration ) 大規(guī)模集成電路 : 邏輯門數(shù)為 100 門～ 9999 門 (或元件數(shù) 1000個～ 99999個 )； 4. VLSI (Very Large Scale Integration) 超大規(guī)模集成電路 : 邏輯門數(shù)大于 10000 門 (或元件數(shù)大于 100000個 )。 ┊ TTL電路的“性能價格比”最佳，應(yīng)用最廣泛。主要特點是 速度快、負(fù)載能力強，但功耗較大、 集成度較低。 3 第三章 集成門電路與觸發(fā)器 本章知識要點 : ● 半導(dǎo)體器件的開關(guān)特性； ● 邏輯門電路的功能、外部特性及使用方法； ● 常用觸發(fā)器的功能、觸發(fā)方式與外部工作特性。1 第 三 章 第三章 集成門電路與觸發(fā)器 集 成 門 電 路 與 觸 發(fā) 器 2 集成門電路和觸發(fā)器等邏輯器件是實現(xiàn)數(shù)字系統(tǒng)功能的物質(zhì)基礎(chǔ) 。 4 第三章 集成門電路與觸發(fā)器 數(shù)字集成電路的分 類 數(shù)字集成電路通常按照所用半導(dǎo)體器件的不同或者根據(jù)集成規(guī)模的大小進行分類 。 (又稱為 MOS集成電路 )： 采用金屬 氧化物半導(dǎo)體場效應(yīng)管 (Metel Oxide Semiconductor Field Effect Transister)作為元件。 MOS集成電路又可進一步分為： PMOS( Pchannel Metel Oxide Semiconductor)； NMOS(Nchannel Metel Oxide Semiconductor)； CMOS(Complement Metal Oxide Semiconductor)。 7 第三章 集成門電路與觸發(fā)器 3. 2 半導(dǎo)體器件的開關(guān)特性 數(shù)字電路中的晶體二極管 、 三極管和 MOS管等器件一般是以開關(guān)方式運用的 ， 其工作狀態(tài)相當(dāng)于相當(dāng)于開關(guān)的 “ 接通 ”與 “ 斷開 ” 。 第三章 集成門電路與觸發(fā)器 晶體二極管的開關(guān)特性 一．靜態(tài)特性 1. 正向特性： 門檻電壓 ( UTH )： 使二極管開始導(dǎo)通的正向電壓 ， 有時又稱為導(dǎo)通電壓 (一般鍺管約 ， 硅管約 )。 注意事項： ● 正向?qū)〞r可能因電流過大而導(dǎo)致二極管燒壞 。 二極管開關(guān)電路及其等效電路 D U 0 R R 斷開 R 關(guān)閉 (a) (b) (c) 由于二極管的單向?qū)щ娦裕栽跀?shù)字電路中經(jīng)常把它 當(dāng)作開關(guān)使用。 當(dāng)作用在二極管兩端的電壓由正向?qū)妷? UF 轉(zhuǎn)為反向 截止電壓 UR 時，在理想情況下二極管應(yīng)該立即由導(dǎo)通轉(zhuǎn)為截 止，電路中只存在極小的反向電流。 t1時刻： 輸入電壓由正向電壓 UF 轉(zhuǎn)為反向電壓 UR， 首先正向電流 IF 變到一個很大的反向電流 IR ≈UR /R， 該電流維持一段時間 ts后開始逐漸下降 ， 經(jīng)過一段時間 tt后下降到一個很小的數(shù)值 (接近反向飽和電流 IS)， 二極管進入反向截止?fàn)顟B(tài) 。 經(jīng)過時間 ts 后 ， PN 結(jié)兩側(cè)存儲的載流子顯著減少 ， 空間電 荷區(qū)逐漸變寬，反向電流慢慢減?。恢敝两?jīng)過時間 tt 后， IR 減小至反向飽和電流 IS，二極管截止。 即：二極管的開通時間很短 ， 對開關(guān)速度影響很小 ， 相對反向恢復(fù)時間而言幾乎可以忽略不計 。 一．靜態(tài)特性 16 第三章 集成門電路與觸發(fā)器 3. 飽和狀態(tài) uB ＞ 0， 兩個 PN結(jié)均為正偏 ， iB ≥IBS(基極臨界飽和電流 ) ≈ UCC/βRc ,此時 iC = ICS(集電極飽和電流 )≈UCC/Rc。 2. 放大狀態(tài) uB＞ 0， 發(fā)射結(jié)正偏 ， 集電結(jié)反偏 ， iC =βiB 。 18 第三章 集成門電路與觸發(fā)器 晶體三極管在飽和與截止兩種狀態(tài)轉(zhuǎn)換過程中具有的特性稱為三極管的動態(tài)特性 。 但實際轉(zhuǎn)換過程中 IC 和 UCE 的波形如波形圖中 （ b） 所示 ，無論從截止轉(zhuǎn)向?qū)ㄟ€是從導(dǎo)通轉(zhuǎn)向截止都存在一個逐漸變化的過程 。 經(jīng)過延遲時間 td后 ， iC不斷增大 。 集電極電流由 下降時間 tf 。 21 第三章 集成門電路與觸發(fā)器 工作特性如下： 當(dāng) uGS＜開啟電壓 UT時： MOS管工作在截止區(qū) ， 漏源電流IDS基本為 0， 輸出電壓 uDS ≈UDD， MOS管處于 “ 斷開 ” 狀態(tài) ，其等效電路如圖 (b)所示 。 rDS /(RD+rDS), 若 rDS＜＜ RD， 則 uDS≈ 0V，MOS管處于 “ 接通 ” 狀態(tài) ， 其等效電路如圖 (c)所示 。 2. 當(dāng)電壓 ui由低變高 ， MOS管由截止轉(zhuǎn)換為導(dǎo)通時 ， 雜散電容 CL上的電荷通過 rDS進行放電 ， 其放電時間常數(shù) τ2≈rDSCL。 在 CMOS電路中 ， 由于充電電路和放電電路都是低阻電路 ， 因此 ， 其充 、 放電過程都比較快 ， 從而使 CMOS電路有較高的開關(guān)速度 。 對其內(nèi)部結(jié)構(gòu)和工作原理只要求作一般了解 。 圖中 ， 負(fù)電源 UB的作用是保證輸入 ui為低電平時晶體管 T能可靠截止 。 28 第三章 集成門電路與觸發(fā)器 1. 灌電流負(fù)載 一個帶有兩個帶灌電流負(fù)載的晶體管反相器電路如右圖所示 。 拉電流負(fù)載： 是指負(fù)載電流 IL從反相器流入負(fù)載。通常用 ILmax 表示三極管從飽和退到臨界飽和時所允許灌入的最大負(fù)載電流。圖中 ， 虛線框中為負(fù)載等效電路 。 若 IL 繼續(xù)增大 ， 則 IRc 將不再是定值而是隨之增大 ， 從而使 Rc上壓降增大 ， 致使輸出電壓 uo降低 。 32 第三章 集成門電路與觸發(fā)器 TTL 集成邏輯門電路 TTL(Transistor Transistor Logic)電路是晶體管 晶體管邏輯電路的簡稱。 1. 電路結(jié)構(gòu)及工作原理 (1) 電路結(jié)構(gòu) 典型 TTL與非門電路圖及相應(yīng)邏輯符號如右圖所示。 實現(xiàn)了 “ 輸入全高 ， 輸出為低 ” 的邏輯關(guān)系 35 第三章 集成門電路與觸發(fā)器 ※ 當(dāng)有輸入端接低電平 ()時： 輸入端接低電平的發(fā)射 結(jié)導(dǎo)通，使 T1的基極電位 Ub1=+=1V。 B (2) 輸出低電平 VOL： 輸出低電平 VoL是指輸入全為高電平時的輸出電平 。 產(chǎn)品規(guī)范值為 VOH≥， 標(biāo)準(zhǔn)低電平 VSH=。 (4) 關(guān)門電平 VOFF ： 關(guān)門電平 VOFF是指輸出空載時 ， 使 輸出電平達到標(biāo)準(zhǔn)高電平 VSH的輸入電平 ， 它表示使與非門 關(guān)斷所允許的最大輸入電平 。 一 般 Ni為 2～ 5，最多不超過 8。 輸入短路電流的產(chǎn)品規(guī)范值IiS≤。 39 第三章 集成門電路與觸發(fā)器 (8) 高電平輸入電流 IiH： 高電平輸入電流 IiH是指某一輸入端接高電平 ， 而其他輸入端接地時 ， 流入高電平輸入端的電流 ，又稱為 輸入漏電流 。平均延遲時間定義為 tpd = ( tpdL+ tpdH )/2 平均延遲時間是反映與非門開關(guān)速度的一個重要參數(shù)。 平均功耗 P =(PON + POFF)/2 一般 P＜ 50mW,如 74H系列門電路平均功耗為 22mW。 42 43 44 第三章 集成門電路與觸發(fā)器 常用的 TTL或非門集成電路芯片有 2輸入 4或非門 7402等。 OC門電路將一般 TTL與非門電路的推拉式輸出級改為三極管集電極開路輸出 。 49 第三章 集成門電路與觸發(fā)器 例如 ， 下圖所示電路中 ， 只要有一個門輸出為低電平 ， 輸出 F便為低電平；僅當(dāng)兩個門的輸出均為高電平時 ， 輸出 F 才為高電平 。 由于該 “ 與 ” 邏輯功能是由輸出端引線連接實現(xiàn)的 ， 故稱為 “ 線與 ”邏輯 。 如何使電路處在工作狀態(tài)和禁止?fàn)顟B(tài)？ 通過外加控制信號！ 51 第三章 集成門電路與觸發(fā)器 例如 ， 右圖所示為一個三態(tài)輸出與非門的電路結(jié)構(gòu)圖和邏輯符號 。 輸出 F便被懸空 ， 即處于高阻狀態(tài) 。 若某三態(tài)與非門的邏輯符號在控制端未加小圓圈 ， 且控制信號寫成 EN時 ， 則表明電路在 EN=1時為正常工作狀態(tài) ，稱該三態(tài)與非門為使能控制端高電平有效的三態(tài)與非門 。 三態(tài)與非門主要應(yīng)用于總線傳送 ， 它既可用于單向數(shù)據(jù)傳送 ， 也可用于雙向數(shù)據(jù)傳送 。 55 第三章 集成門電路與觸發(fā)器 CMOS集成邏輯門電路 MOS型集成門電路的主要 優(yōu)點：制造工藝簡單、集成度高、功耗小、抗干擾能力強等；主要缺點：速度相對 TTL電路較低 。 56 第三章 集成門電路與觸發(fā)器 一 . CMOS反相器 由一個 N溝道增強型 MOS管 TN和一個 P溝道增強型 MOS管 TP組成的 CMOS反相器如下圖所示。 C段： Ui≈UDD /2， TN， TP飽和 導(dǎo)通 ， 使 UO急劇下降 。實現(xiàn)了 非 的邏輯功能。邏輯功能如下： 當(dāng)輸入 A、 B均為高電平時 ，TN1和 TN2導(dǎo)通 ， TP1和 TP2截止 ， 輸 出端 F為低電平； 當(dāng)輸入 A、 B中至少有一個為 低電平時 ， 對應(yīng)的 TN1 和 TN2中至 少有一個截止 ， TP1和 TP2中至少有 一個導(dǎo)通 ， 輸出 F為高電平 。 該電路邏輯功能如下： 當(dāng)輸入 A、 B均為低電平時 ，TN1和 TN2截止 ， TP1和 TP2導(dǎo)通 ，輸出 F為高電平； 當(dāng)輸入端 A、 B 中至少有 一個為高電平時 ， 則對應(yīng)的 TNTN2中便至少有一個導(dǎo)通 ， TPTP2中便至少有一個截止 ， 使輸出 F為低電平 。 CMOS三態(tài)門也可用于總線傳輸 。 當(dāng) C=0(0V)， (UDD)時 ， Ui 0V～ UDD范圍內(nèi)變化 ， 兩管均處于 截止?fàn)顟B(tài) ， 輸入和輸出之間呈高阻 狀態(tài) (107Ω)， 信號 Ui不能通過 ， 相 當(dāng)于開關(guān)斷開 。 63 正邏輯和負(fù)邏輯 前面討論各種邏輯門電路的邏輯功能時 ， 約定用高電平表示邏輯 低電平表示邏輯 0。 負(fù)邏輯： 用高電平表示邏輯 0， 低電平表示邏輯 1。 輸入輸出電平關(guān)系 輸 入 輸 出 A B F L H L L L L L L H H H H 按正邏輯與負(fù)邏輯的規(guī)定 ， 電路的邏輯功能分別如何 ？ 65 第三章 集成門電路與觸發(fā)器 若按正邏輯規(guī)定，由真值表可知，該電路是一個正邏輯的“與”門； 若按負(fù)邏輯規(guī)定，由真值表可知，該電路是一個負(fù)邏輯的“或”門。 前面討論各種邏輯門電路時，都是按照正邏輯規(guī)定來定義其邏輯功能的。 觸發(fā)器能用來存儲一位二進制信息。 現(xiàn)態(tài) :輸入信號作用前的狀態(tài)，記作 Qn 和 , 一般簡記 為 Q和 ； 次態(tài) :輸入信號作用后的狀態(tài)，記作 Q(n+1)和 。 當(dāng)輸入信號不發(fā)生變 化時 ， 觸發(fā)器狀態(tài)穩(wěn)定不變 。 邏輯符號輸入端加的小圓圈表示低電平或負(fù)脈沖有效，即僅當(dāng)?shù)碗娖交蜇?fù)脈沖作用于輸入端時，觸發(fā)器狀態(tài)才能發(fā)生變化（常稱為翻轉(zhuǎn)），又稱低電平或負(fù)脈沖觸發(fā)。 現(xiàn)態(tài) Q 次態(tài) Q(n+1) 基本 RS觸發(fā)器狀態(tài)表 RS=00 RS=10 RS=11 RS=01 d 0 0 1 d 0 1 0 1 1 72 第三章 集成門電路與觸發(fā)器 因為 R、 S不允許同時為 0，所以輸入必須滿足 約束條件： R + S = 1 (約束方程 ) 若把觸發(fā)器次態(tài) Q(n+1)表示成現(xiàn)態(tài) Q和輸入 R、 S的函數(shù) ， 則卡諾圖如下： 用卡諾圖化簡后，可得到該觸發(fā)器的 次態(tài)方程 ： RQSQ n ??? )1(RS Q(n+1) 功能說明 0 0 0 1 1 0 1 1 d 0 1 Q 不定 置 0 置 1 不變