【總結(jié)】目錄第一章緒論 1第二章可編程邏輯器件概述及設(shè)計方案 2CPLD/FPGA概述及VHDL語言的特點(diǎn) 2 4EPF10K10LC84-4芯片簡介 5電子時鐘的設(shè)計方案 6第三章系統(tǒng)電路設(shè)計 7總體設(shè)計 7顯示電路設(shè)計 9分頻器電路 10掃描電路電路 12BCD碼多路選擇器 13BCD譯碼器 14位選
2025-06-18 16:34
【總結(jié)】EDA課程設(shè)計項目名稱基于FPGA的計數(shù)器的設(shè)計專業(yè)班級通信102班學(xué)生姓名青瓜指導(dǎo)教師
2025-08-20 13:43
【總結(jié)】基于FPGA的電機(jī)測速顯示設(shè)計摘要利用EDA技術(shù)和VHDL語言,設(shè)計了基于FPGA的電機(jī)測速顯示系統(tǒng),使系統(tǒng)能夠完成對電動機(jī)轉(zhuǎn)速參數(shù)和數(shù)據(jù)的采集,實(shí)時記錄、處理、分析、顯示、的功能,通過軟件設(shè)計省去了大量硬件電路設(shè)計,具有一定的電路設(shè)計集成化,經(jīng)實(shí)際應(yīng)用證實(shí),該系統(tǒng)運(yùn)行穩(wěn)定、安全可靠、抗干擾能力強(qiáng)、操做靈活、使用方便。以往主要是用單
2024-11-16 20:34
【總結(jié)】摘要FPGA是現(xiàn)場可編程門陣列(FieldProgrammableGateArray)的簡稱。它具有可編程邏輯器件現(xiàn)場可編程的靈活性,又有門陳列器件功能強(qiáng)、高集成度和高速度的優(yōu)點(diǎn),因此已在現(xiàn)代通信系統(tǒng)設(shè)計中被越來越廣泛的應(yīng)用。VHDL語言具有很強(qiáng)的電路描述和建模能力,能從多個層次對數(shù)字系統(tǒng)進(jìn)行建模和描述,從而大大簡化了硬件設(shè)計任務(wù),提高了設(shè)計效率和可靠性。論文著重使用V
2025-06-27 17:17
【總結(jié)】通信102班,姓名青瓜基于FPGA的計數(shù)器設(shè)計EDA課程設(shè)計項目名稱基于FPGA的計數(shù)器的設(shè)計 專業(yè)班級通信102班學(xué)生姓名青瓜指導(dǎo)教師
2025-06-22 13:44
【總結(jié)】湖北民族學(xué)院科技學(xué)院信息工程學(xué)院數(shù)字系統(tǒng)與Verilog設(shè)計報告題目:基于FPGA的溫度檢測系統(tǒng)設(shè)計姓名: 學(xué)號: 指導(dǎo)老師: 2014/6/2311摘 要 本文利用數(shù)字溫度傳感器DS18B20的數(shù)
2025-08-10 16:11
【總結(jié)】數(shù)字鐘的設(shè)計學(xué)生姓名:XXX學(xué)生學(xué)號:2020XXXX院(系):電氣信息工程學(xué)院年級專業(yè):20XX級電子信息工程班小組:XXXX
2024-12-01 22:48
【總結(jié)】課程設(shè)計說明書課程名稱:EDA技術(shù)課程設(shè)計題目:基于FPGA的時鐘提取電路的設(shè)計學(xué)院:后備軍官學(xué)院專業(yè):信息工程年級:2010級學(xué)生:張成良學(xué)號:362010080609128指導(dǎo)教師:卿朝進(jìn)完成日期:2
2025-06-18 15:43
【總結(jié)】學(xué)士學(xué)位論文論文題目:基于FPGA的數(shù)字鐘的設(shè)計院(部)名稱:電氣信息工程學(xué)院學(xué)生姓名:專業(yè):測控技術(shù)與儀器學(xué)號:
2025-07-01 21:11
【總結(jié)】黃河科技學(xué)院畢業(yè)設(shè)計說明書第1頁1緒論現(xiàn)代社會的標(biāo)志之一就是信息產(chǎn)品的廣泛使用,而且是產(chǎn)品的性能越來越強(qiáng),復(fù)雜程度越來越高,更新步伐越來越快。支撐信息電子產(chǎn)品高速發(fā)展的基礎(chǔ)就是微電子制造工藝水平的提高和電子產(chǎn)品設(shè)計開發(fā)技術(shù)的發(fā)展。前者以微細(xì)加工技術(shù)為代表,而后者的代表就是電子設(shè)計自動化(ElectronicDes
2024-12-01 22:32
【總結(jié)】長春理工大學(xué)畢業(yè)論文--I目錄第一章緒論..............................................................................................................1第二章可編程邏輯器件概述及設(shè)計方案..................
2024-12-06 02:27
【總結(jié)】3[Typetext][Typetext][Typetext]課程設(shè)計(論文)說明書題目:基于FPGA的RS232串口通信院(系):信息與通信學(xué)院專業(yè):微電子學(xué)
2025-06-27 17:39
【總結(jié)】…………………….……………….…………………裝訂線……………….…….………….………….………山東農(nóng)業(yè)大學(xué)畢業(yè)論文題目:基于FPGA的單片機(jī)設(shè)計——CPU的研究設(shè)計
2025-06-22 01:10
【總結(jié)】畢業(yè)論文(設(shè)計)學(xué)院:電子信息工程學(xué)院專業(yè):通信工程年級:2006級題目:基于FPGA的USB虛擬示波器設(shè)計學(xué)生姓名: 學(xué)號:指導(dǎo)教師姓名:職稱:本人鄭重聲明:所呈交的論文是本人在導(dǎo)師的指導(dǎo)下獨(dú)立進(jìn)行研究所取得的研究成果。除了文中特
2025-06-18 16:01
【總結(jié)】長春理工大學(xué)畢業(yè)論文摘要本文敘述了轉(zhuǎn)速測量的原理及轉(zhuǎn)速測量的幾種常用方法,分析了各種方法在測量上的原理和特性,設(shè)計出一種基于FPGA的等精度測速系統(tǒng)。詳細(xì)闡述了等精度測速系統(tǒng)的工作原理和速度采集方法,并進(jìn)行了方案論證和誤差分析。硬件系統(tǒng)主要由脈沖信號產(chǎn)生、脈沖信號處理和顯示模塊組成。軟件部分采用VHDL語言實(shí)現(xiàn)各功能模塊設(shè)計,在QuartusⅡ開發(fā)平臺上進(jìn)行仿真、測試。結(jié)
2025-06-20 12:31