【正文】 ? 分立元件門 ? TTL集成門 ? 其他雙極型的集成門 ? MOS集成門 ? 基于 Verilog HDL的門電路設計 2022/5/24 6 第 4章 組合邏輯電路 ? 概述 ? 常用組合邏輯電路 ? 組合邏輯電路設計 ? 組合邏輯電路的競爭 冒險現(xiàn)象 2022/5/24 7 第 5章 觸發(fā)器 ? 概述 ? 基本 RS觸發(fā)器 ? 鐘控觸發(fā)器 ? 集成觸發(fā)器 ? 觸發(fā)器之間的轉(zhuǎn)換 ? 觸發(fā)器的設計 2022/5/24 8 第 6章 時序邏輯電路 ? 概述 ? 寄存器和移位寄存器 ? 計數(shù)器 ? 時序邏輯電路設計 ? 數(shù)字系統(tǒng)設計方法 2022/5/24 9 第 7章 脈沖單元電路 ? 概述 ? 施密特觸發(fā)器 ? 單穩(wěn)態(tài)觸發(fā)器 ? 多諧振蕩器 2022/5/24 10 第 8章 數(shù)模和模數(shù)轉(zhuǎn)換 ? 概述 ? 數(shù)模（ D/A）轉(zhuǎn)換 ? 模數(shù)（ A/D）轉(zhuǎn)換 2022/5/24 11 第 9章 程序邏輯電路 ? 概述 ? 隨機存儲器 ? 只讀存儲器 ? 基于 Verilog HDL的存儲器設計 ? 程序邏輯電路的應用 2022/5/24 12 第 10章 可編程邏輯器件 ? 可編程邏輯器件的基本原理 ? 可編程邏輯器件的設計技術 ? 可編程邏輯器件的編程與配置 2022/5/24 13 第 1章 數(shù)制與編碼 概述 模擬電子技術和數(shù)字電子技術 模擬電子技術是分析和處理模擬信號的技術 ， 模擬信號（ 如正弦波 ） 具有在數(shù)值上和時間上都是連續(xù)的特點 。 2022/5/24 14 t 0 u t 0 u 脈沖電路 所謂 脈沖電壓或電流 是指在極短暫時間間隔內(nèi)作用于電路的電壓或電流。 2022/5/24 16 脈沖信號和數(shù)字信號 狹義：脈沖信號是指在短時間內(nèi)突然作用的信號。把矩形波按周期劃分，就可以得到由 0和 1構(gòu)成的符號組合，如： “ 110100011”，它可以代表二進制數(shù)字，所以把矩形波稱為數(shù)字信號。 ③ 數(shù)字電路用 0和 1兩種狀態(tài)來表示信息 ， 便于信息的存儲 、 傳輸和處理 。 進位規(guī)則： “ 逢二進一 ” 或 “ 借一當二 ” ??????12 2)(nmiiikD任意一個二進制數(shù) D均可展開為： ()2= 1 23+1 22+0 21+1 20+1 21+0 22+1 23 =()10 2022/5/24 21 （ 3） 八進制 用 0～ 7八個符號表示數(shù) ， 基數(shù)： 8， 權(quán)值： 8i 進位規(guī)則： “ 逢八進一 ” 或 “ 借一當八 ” 任意一個八進制數(shù) D均可展開為： ??????18 8)(nmiiikD()8= 3 82+7 81+6 80+6 81+5 82=()10 2022/5/24 22 （ 4） 十六進制數(shù) 用 0～ 9和 A～ F十六個符號表示數(shù) ， 基數(shù)： 16， 權(quán)值： 16i 進位規(guī)則： “ 逢十六進一 ” 或 “ 借一當十六 ” 任意一個十六進制數(shù) D均可展開為： ??????116 16)(nmiiikD()16= 1 162+15 161+13 160+6 161+12 162 =()10 2022/5/24 23 在數(shù)字電路中 ， 可以用括弧加下注腳的方式 ， 或者用在數(shù)字后面加數(shù)制前綴或后綴的方式 。 例如： ()2=()16 ()16=()2 2022/5/24 27 編碼 十進制數(shù) 8421碼 2421碼 5211碼 余 3碼 0 0000 0000 0000 0011 1 0001 0001 0001 0100 2 0010 0010 0100 0101 3 0011 0011 0101 0110 4 0100 0100 0111 0111 5 0101 0101 1000 1000 6 0110 0110 1001 1001 7 0111 0111 1100 1010 8 1000 1110 1101 1011 9 1001 1111 1111 1100 權(quán)值 8421 2421 5211 無 二 十進制編碼 （ BCD碼） 2022/5/24 28 000 001 010 011 100 101 110 111 0000 NUL DLE SP 0 P ` p 0001 SOH DC1 ! 1 A Q a q 0010 STX DC2 ” 2 B R b r 0011 ETX DC3 3 C S c s 0100 EOT DC4 $ 4 D T d t 0101 ENQ NAK % 5 E U e u 0110 ACK SYN amp。設計輸入有多種方式，包括采用硬件描述語言（如 VHDL和 Verilog HDL等）進行設計的文本輸入方式、圖形輸入方式和波形輸入方式，或者采用文本、圖形兩者混合的設計輸入方式。 設計仿真 設計仿真 ——驗證設計 2022/5/24 34 器件編程 編程是指將設計處理中產(chǎn)生的編程數(shù)據(jù)文件通過軟件放到具體的可編程邏輯器件中去的過程。 2022/5/24 35 同步練習 一 、 填 空 題 1. 將二進制 、 八進制和十六進制數(shù)轉(zhuǎn)換為十進制數(shù)的共同規(guī)則 是 。 5. ()8421BCD表示的十進制數(shù)為 。 9. 數(shù)字字符 “ 9”對應的 ASCII碼為 。 ① ② ③ ④ 3. 十進制數(shù) 3BCD碼是 （ ） 。 2022/5/24 39 邏輯代數(shù)基本概念 邏輯常量和邏輯變量 1. 邏輯常量 ——“0”和 “ 1”（ 高阻 “ Ｚ ” 、 未知 “ Ｘ ” ） 用來代表兩種邏輯狀態(tài) ， 如電平的高和低 、 電流的有和無 、燈的亮和滅 、 開關的閉合和斷開等 。 A B P 國標 ② 運算規(guī)則 ： 0?0＝ 0， 0?1＝ 0， 1?0＝ 0， 1?1＝ 1 2022/5/24 42 （ 2） 或邏輯 或邏輯概念 :在決定事件結(jié)果的諸多條件中只要有任何一個滿足 ， 結(jié)果就會發(fā)生 。 A B P 國標 2022/5/24 45 （ 2）或非邏輯 A B P 0 0 1 0 1 0 1 0 0 1 1 0 ② 真值表 （或非） 特點：全低出高、一高出低 ① 邏輯符號 ?1 A B P 國標 A B P 常用符號 （部標） ＋ 國際常用符號 A B P ③ 邏輯函數(shù)表達式 )|(~ BABAP ???2022/5/24 46 （ 3）與或非邏輯 ① 邏輯符號 ② 邏輯函數(shù)表達式 )amp。 A B CD 常用符號 （部標） + A B CD P 2022/5/24 47 （ 4）異或邏輯 A B P 0 0 0 0 1 1 1 0 1 1 1 0 ② 真值表 特點：相同為 0、相異為 1 ① 邏輯符號 ＝ 1 A B P 國標 國際常用符號 A B P XORinst③ 邏輯函數(shù)表達式 BABABABAPamp。B) BABA ???說明： ① 異或和同或邏輯只有兩個輸入；與（與非）、或（或非）邏輯有兩個以上的輸入；非邏輯只有一個輸入。 A B CCABCBABCAF ????2022/5/24 51 ② 最大項推導法 ——最大項表達式 把使輸出為 0的輸入組合寫成和項的形式，其中取值為 0的輸入用原變量表示，取值為 1的輸入用反變量表示，然后把這些和項乘起來。 ?1 A B C G ?1 優(yōu)先規(guī)則： 括弧內(nèi) “ （） ” ?“ 邏輯乘 ” ?“ 邏輯加 ” 2022/5/24 54 邏輯函數(shù)的相等 函數(shù) F與 G有相同的真值表 ， 則： F=G ?！保?“ 0”換成 “ 1”， “ 1”換成 “ 0”，原變量換成反變量，反變量換成原變量，所得到的新函數(shù)就是原函數(shù)的反演式，記作 。 用途： 已知某公式成立，則其對偶式亦成立 函數(shù) 0)(1 ????? BCBDCABF對偶式 1)(39。 D ))(( DCBAF ???amp。 D 4. 或非或非式 DCBADCBADCBAF??????????))(())((?1 ?1 A B C F ?1 D 2022/5/24 64 5. 與或非式 CDABF ???1 amp。 2. 最小項表達式 ——可由最小項法直接從真值表中導出 例如：三人表決器設計的輸出表達式 ??????????)7,6,5,3(),(),( 7653mCBAFmmmmCBAFA B CCABCBABCAF 最小項表達式 2022/5/24 68 2. 最大項表達式 ——可由最大項法直接從真值表中導出 例如：三人表決器設計的輸出表達式 )4,2,1,0(),(),())()()((4210MCBAFMMMMCBAFCBACBACBACBAF???????????????最大項表達式 2022/5/24 69 約束及其表示方法 約束： ① 不允許出現(xiàn)的輸入變量取值組合 （ 最小項 ） 【 例 1】 設計行車控制電路 ② 不可能出現(xiàn)的最小項 ③ 對輸出無影響的最小項 稱為任意項 、 無關項 ， 記作 “ ”或 “ ?” 、 “ d” A B F 0 0 0 1 1 1 0 0 1 1 控制器 A B F 紅燈 綠燈 真值表 2022/5/24 70 【 例 2】 設計一位十進制數(shù)（ 8421BCD碼）的四舍五入電路。 amp。3 3 FBDBACFF ????作業(yè)： P46 2022/5/24 74 Verilog HDL基礎 Verilog HDL程序模塊結(jié)構(gòu) 設 計 模 塊 模塊端口定義 I/O說明 功能描述 模塊內(nèi)容 信號類型說明 2022/5/24 75 1. 模塊端口定義 模塊端口定義用來聲明設計電路模塊的輸入輸出端口 ， 端口定義格式如下 module 模塊名 （ 端口 1， 端口 2， 端口 3， … ） ； 在端口定義的圓括弧中 ， 是設計電路模塊與外界聯(lián)系的全部輸入輸出端口信號或引腳 ， 它是設計實體對外的一個通信界面 ， 是外界可以看到的部分 （ 不包含電源和接地端 ） ， 多個端口名之間用 “ ， ” 分隔 。 信號的數(shù)據(jù)類型主要有連線（ wire）、寄存器（ reg）、整型（ integer）、實型（ real）和時間（ time）等類型。 空白符如果不是出現(xiàn)在字符串中 ，編譯源程序時將被忽略 。塊注釋可以跨越多行，但它們不能嵌套。 例如 ， ” ABC”， ” A BOY.”， ” A”， ” 1234” 都是字符串 。 ② 字符數(shù)不能多于 1024個 。例如， module和endmodule來指出源程序模塊的開始和結(jié)束；用assign來描述一個邏輯表達式等。有些操作符的操作數(shù)只有 1個，稱為單目操作；有些操作符的操作數(shù)有 2個，稱為雙目操作；有些操作符的操作數(shù)有 3個，稱為三目操作。 2022/5/24 87 2） 邏輯操作符（ Logical operators ） 邏輯操作符包括： amp。（ 按位與 ） 、 |（ 按位或 ） 、 ^（ 按位異或 ） 、 ^~或 ~^（ 按位同或 ） 。 關系運算的結(jié)果是 1位邏輯值。相等操作符（ ==）與全等操作符（ ===）的區(qū)別是：當進行相等運算時，兩個操作數(shù)必須逐位相等，其比較結(jié)果的值才為 1（真），如果某些位是不定或高阻狀態(tài)，其相等比較的結(jié)果就會是不定值；而進行全等運算時，對不定或高阻狀態(tài)位也進行比較，當兩個操作數(shù)完全一致時，其結(jié)果的值才為 1（真），否則結(jié)果為 0（假）。 縮減操作運算法則與邏輯運算操作相同，但操作的運算對象只有一個。 2022/5/24 91 7） 轉(zhuǎn)移操作符（ Shift operators） 轉(zhuǎn)移操作符包括： （ 右移 ） 、 （ 左移 ） 操作數(shù) n ； //將操作數(shù)的內(nèi)容右移 n位 ，同時從左邊開始用 0來填補移出的位數(shù)