【正文】 中最大的是（ ） A、（76）8 B、（1100101）2 C、（76）10 D、（76）1624. 用8421碼表示的十進(jìn)制數(shù)45，可以寫成（ ） A、 45 B、 [101101]BCD C、 [01000101]BCD D、 [101101]225. 下列屬于8421BCD碼的是（　　?。? A、1011　　　B、1111　C、0111　　D、110026. 下列不屬于8421BCD碼的是（ ）A、0101　　　B、1000　C、0111　　D、110027. 下列四個數(shù)中最大的數(shù)是( 　　　 )A、(AF)16 B、(001010000010)8421BCD C、(10100000)2 D、(198)1028. 8421BCD碼01100010表示的十進(jìn)制數(shù)為（ ）、15 B、98 C、62 D、42 29. 帶符號位二進(jìn)制數(shù)00011010（+26）的補(bǔ)碼是（ ）A11100101 B 00011010 C 11100110 D 0110011030. 帶符號數(shù)二進(jìn)制數(shù)10011010（26）的補(bǔ)碼是（ ）A 00011010 B 11100101 C11100110 D 1110011131. 帶符號數(shù)00101101（+45）的補(bǔ)碼是（ ）A 00101101 B 11010010 C11010011 D 0101001132. 帶符號數(shù)10101101（45）的補(bǔ)碼是（ ）A 00101101 B 11010010 C11010011 D 0101001133. 將十進(jìn)制整數(shù)轉(zhuǎn)換為二進(jìn)制整數(shù)，采用的方法是（ ）A 乘2取整 B 除2取余 C 按權(quán)展開 D 除16取余34. 將十進(jìn)制小數(shù)轉(zhuǎn)換為二進(jìn)制小數(shù)，采用的方法是（ ） A 乘2取整 B 除2取余 C 按權(quán)展開 D 除16取余35. 將二進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)，采用的方法是（ ）A 乘2取整 B 除2取余 C 按權(quán)展開，然后按十進(jìn)制規(guī)則相加 D 除16取余二、多項選擇1. 與十進(jìn)制數(shù)（）10等值的數(shù)或代碼為（ ） A、(0101 )8421BCD B、()16 C、()2 D、()82. 與八進(jìn)制數(shù)()8等值的數(shù)為（ ）A、()2 B、()16 C、( )16 D、()23. 下列哪些屬于8421BCD碼（　?。? A、0000　　　B、1111　C、0111　　D、1100三、判斷題：正確： “√”，錯誤：“”。 A、 2 B、 4 C、 6 D、 8 8．十進(jìn)制數(shù)25轉(zhuǎn)換為二進(jìn)制數(shù)為（ D ）。第一章 數(shù)制與碼制一、單項選擇題：1. 十進(jìn)制數(shù)32轉(zhuǎn)換為二進(jìn)制數(shù)為（C） A、1000 B、10000 C、100000 D、1000000 2. 二進(jìn)制數(shù)11111100001轉(zhuǎn)換為十六進(jìn)制數(shù)為（D ） A、FE1H B、FC2H C、7D1H D、7E1H3. 十進(jìn)制數(shù)36轉(zhuǎn)換為8421BCD碼為（ C） A、00100100 B、00110100 C、00110110 D、11110110 4. 一位十六進(jìn)制數(shù)可以用（C ）位二進(jìn)制數(shù)來表示。 A、 110001 B、 10111 C、 10011 D、 11001 9．BCD代碼為（100011000100）表示的數(shù)為(594)10，則該BCD代碼為（ ）。1. 八進(jìn)制數(shù)（12）8比十進(jìn)制數(shù)（12）10小。（ ）N6. 邏輯量1+1之和等于1。 A、1 B、nA C、A D、02. 下列關(guān)于異或運算的式子中，不正確的是(　B ) A、 B、 C、 D、3. 當(dāng) A=B=0時，能實現(xiàn)Y=1的邏輯運算為：（ D ） A、Y=AB B、Y=A+B C、Y=AB D、4. 下列哪種邏輯表達(dá)簡化結(jié)果是錯誤的： （ A ） A、 A+1=A B、 A+AB=A C、 A+A= A D、 AA = A5. 邏輯表達(dá)式A+A=（ A ）。 A、A B、0 C、1 D、B9. 邏輯表達(dá)式A+1=（ B ）。 A、 B、 C、 D、13. （C ）。C、最小項可以被多次使用。 A、A B、 C、 D、24. 邏輯函數(shù)中包含( B )最小項。A、00，11 B、01，00 C、01，10 D、01，1128. 和邏輯式 相等的是（ c ）。C=C2 　B、1+1=10 C、01 D、A+1=131. 邏輯函數(shù)（ a ) 。A、 B、 C、 D、41. 門電路的輸入信號A和B以及輸出信號Z如圖所示，則該門電路可實現(xiàn)（ ）邏輯功能。 A、邏輯函數(shù)式 B、卡諾圖 C、邏輯圖 D、文字說明45. （ a ） A、A B、 C、0 D、146. （ b ） A、A B、 C、0 D、147. （ d ） A、A B、 C、0 D、148. （ c ） A、A B、 C、0 D、149. 電路如圖所示，設(shè)開關(guān)閉合為斷開為0；燈亮為燈滅為0。Ａ、 Ｂ、 Ｃ、 D、51. 在正邏輯條件下，如圖所示邏輯電路為( ) 。A、 B、A+B C、 D、62. 函數(shù)的邏輯值為（ B ） A、0 B、1 C、ABC D、63. 下列邏輯運算式，等式成立的是（D ） A、A+A=2A B、 C、A+A=1 D、A+1=164. 若已知某函數(shù)真值表如下，則該函數(shù)表達(dá)式為（B?。〢、 B、 C、 D、A B F0 0 00 101 001 1165. 在邏輯函數(shù)的卡諾圖化簡中，若被合并的最小項數(shù)越多（畫的圈越大），則說明化簡后（ C ）。A、1個 B、2個 C、3個 D、4個69. 標(biāo)準(zhǔn)或與式是由（B ）構(gòu)成的邏輯表達(dá)式。A、F=AB B、F=AB C、F=A⊙B D、F=A+B78. 下列真值表完成的邏輯函數(shù)為( C )。1197。 A、A+0=A B、A+1=1 C、AA=A D、A+A=A4. 邏輯變量的取值1和0可以表示（ ） ?！睋Q成“+”，“+”換成“ A、x和y同為高電平 B、x為高電平，y為低電平 C、x為低電平，y為高電平 D、x和y同為低電平11. 在何種輸入情況下，“與非”運算的結(jié)果是邏輯1。（ ）A、 B、 C、A+B+C+D D、15. 下列各式哪些不是四變量A、B、C、D的最小項。 　　　　　　　 D、最小項中的變量不能以反變量的形式出現(xiàn)。 　　　　　　　 D、最小項中的變量不能以反變量的形式出現(xiàn)。（　　）3. 真值表包含了全部可能的輸入值組合及其對應(yīng)輸出值。（ ）。（ ）10. 卡諾圖中相鄰的兩個小方格可以合并成一項并消去1個自變量因子。（ ）14. 若兩個函數(shù)具有不同的邏輯函數(shù)式，則兩個邏輯函數(shù)必然不相等。（ ）18. 1000個“1”連續(xù)異或的結(jié)果是1。（ ）22. 因為A（A+B）=A，所以A+B=1。（ ）26. 卡諾圖化簡時，任意項就是指最大項（　　）27. 化簡時，任意項既可以看作1也可以看作0（　?。?8. 一個最小項只能被使用一次，不能重復(fù)使用。32. 利用卡諾圖化簡邏輯函數(shù)時，每個小方格只能被圈一次。（ ）。 A、F=A+B B、F=AB C、 D、 6． 圖示門電路的邏輯表達(dá)式為（ ）。1. 利用三態(tài)門可以實現(xiàn)總線結(jié)構(gòu)。5. 與非門不可以用作反相器。Y9. （256）10＝（10011）2　　( 　　 )10. 與非門的輸入端加有低電平時，其輸出端恒為高電平。（ ）14. 一般TTL門電路的輸出端可以直接相連，實現(xiàn)線與。（ ）18. 兩輸入端四與非門器件74LS00與7400的邏輯功能完全相同。 A、5 B、6 C、8 D、435. 在下列邏輯電路中，不是組合邏輯電路的有(D )。 A、0011； B、0110； C、0101； D、01009．一個4選1數(shù)據(jù)選擇器，其地址端（選擇控制端）的個數(shù)應(yīng)是（ A ）個。 A、門電路 B、觸發(fā)器 C、計數(shù)器 D、寄存器17. 8線3線優(yōu)先編碼器的輸入為I0I7 ，當(dāng)優(yōu)先級別最高的I7有效時，其輸出的值是（ ）。 A、5 B、6 C、10 D、5021. 一個16選一的數(shù)據(jù)選擇器，其地址輸入（選擇控制輸入）端有( C )個。 Ａ、00010000 B、11101111 C、11110111 D、0000100025. 已知3線8線譯碼器74LS138的輸入三個使能端時，地址碼A2A1A0=101，則對應(yīng)的輸出為0的是：（ ） A、 B、 C、 D、 26. 已知3線8線譯碼器74LS138的輸入三個使能端時，地址碼A2A1A0=111，則對應(yīng)的輸出為0的是：（ ） A、 B、 C、 D、27. 已知3線8線譯碼器74LS138的輸入三個使能端時，地址碼A2A1A0=011，則輸出是（ ） A、11111101 B、10111111 C、11110111 D、1111111129. 屬于組合邏輯電路的是（ ）A、觸發(fā)器 B、全加器 C、移位寄存器 D、計數(shù)器30. 如圖所示電路的邏輯表達(dá)式為（ ）。 40. 組合邏輯電路中，（ ）是3線8線譯碼器。1. 組合邏輯電路沒有記憶功能。5. 要對16個輸入信號進(jìn)行編碼，至少需要4位二進(jìn)制碼。9. 實現(xiàn)同一邏輯功能的邏輯電路可以不同。（ ）。（ ）16. 數(shù)據(jù)選擇器和數(shù)據(jù)分配器的功能正好相反，互為逆過程。（ ）20. 普通編碼器中，允許同時輸入兩個以上的編碼信號，編碼器對優(yōu)先權(quán)最高的一個進(jìn)行編碼。A、CP高電平觸發(fā) B、CP低電平觸發(fā) C、CP低電位觸發(fā) D、CP邊沿觸發(fā)6. 對于JK觸發(fā)器，若J=K，則可完成（ ）觸發(fā)器的邏輯功能。A、D觸發(fā)器 B、JK觸發(fā)器 C、T觸發(fā)器 D、T’觸發(fā)器10. 要使JK觸發(fā)器在時鐘脈沖作用下的次態(tài)與現(xiàn)態(tài)相反，JK的取值應(yīng)為( )A、00 B、11 C、01 D、01或1011. 欲使JK觸發(fā)器按工作，可使JK觸發(fā)器的輸入端（ ）。A、RS B、D C、T D、Tˊ22. 欲使D觸發(fā)器按工作，應(yīng)使輸入D=（ ）。 A、無 B、單 C、雙 D、多26. 鐘控RS觸發(fā)器當(dāng)R=S=0時，Qn+1=（lk ）。A、0 B、1 C、Q D、5. 對于T觸發(fā)器，若現(xiàn)態(tài)Qn=1，欲使次態(tài)Qn+1=1，應(yīng)使輸入T=（ ）。A、J=K=1 B、J=Q,K=Q C、J=Q,K=1 D、J=0,K=1 9. 下列觸發(fā)器中，克服了空翻現(xiàn)象的有（ ）。1.　 對邊沿JK觸發(fā)器，在CP為高電平期間，當(dāng)J=K=1時，狀態(tài)會翻轉(zhuǎn)一次。（ ）5. JK觸發(fā)器在CP作用下，若J=K=1，其狀態(tài)變反。（ ）9. D觸發(fā)器的特性方程為Qn+1=D，與Qn無關(guān)，所以它沒有記憶功能。（ ）13. 由兩個或非門構(gòu)成的基本RS觸發(fā)器，當(dāng)R=S=0時，觸發(fā)器的狀態(tài)為不定。（ ）17. RS、JK、D和T四種觸發(fā)器中，唯有RS觸發(fā)器存在輸入信號的約束條件。A、4 B、5 C、9 D、204. 在同步計數(shù)器中，各觸發(fā)器狀態(tài)改變時刻（ ）A、相同 B、不相同 C、與觸發(fā)器有關(guān) D、與電平相同5. 將一個右移4位移位寄存器的末級觸發(fā)器端接至前級觸發(fā)器輸入端。 A、同步二進(jìn)制加法計數(shù)器 B、異步二進(jìn)制加法計數(shù)器C、同步二進(jìn)制減法計數(shù)器 D、異步二進(jìn)制減法計數(shù)器10．構(gòu)成計數(shù)器的基本單元電路是（ ）。 A、2 B、128 C、8 D、25614．同步計數(shù)器是指（B ）的計數(shù)器。 A 0110 B 0101 C 0111 D 010019. 20. 下列四個數(shù)中最大的數(shù)是( ) A、(AF)16 B、(001010000010)8421BCD C、(10100000)2 D、(198)102