word版可編輯-pcb設計問題解答集精心整理-wenkub
2023-04-08 05:09:32 本頁面
【正文】 片的進步，無論是一般的 PC 或服務器(Server)，板子上的最高工作頻率也已經(jīng)達到 400MHz (如 Rambus) 以上。所以，在各個不管是電源或信號相互連接的接口處，分配給地層的管腳數(shù)不能太少，以降低阻抗，這樣可以降低地層上的噪聲。影響大小可透過仿真得知。1添加測試點會不會影響高速信號的質(zhì)量？至于會不會影響信號質(zhì)量就要看加測試點的方式和信號到底多快而定。1是否可以把電源平面上面的信號線使用微帶線模型計算特性阻抗？電源和地平面之間的信號是否可以使用帶狀線模型計算？是的， 在計算特性阻抗時電源平面跟地平面都必須視為參考平面。 為了減少接地引線(ground lead)的電感值， TDR 探棒(probe)接地的地方通常非常接近量信號的地方(probe tip)， 所以， test coupon 上量測信號的點跟接地點的距離和方式要符合所用的探棒。test coupon 是用來以 TDR (Time Domain Reflectometer) 測量所生產(chǎn)的 PCB 板的特性阻抗是否滿足設計需求。 另外, 手動調(diào)整布線的難易也與繞線引擎的能力有絕對的關系。如何解決高速信號的手工布線和自動布線之間的矛盾？現(xiàn)在較強的布線軟件的自動布線器大部分都有設定約束條件來控制繞線方式及過孔數(shù)目。確實高速布線與 EMI 的要求有很多沖突。 要注意的是信號走線盡量不要跨過有分割的地方(moat), 還有不要讓電源和信號的回流電流路徑(returning current path)變太大。所謂適當?shù)目拷且驗檫@間距會影響到差分阻抗(differential impedance)的值, 此值是設計差分對的重要參數(shù)。所以對只有一個輸出端的時鐘信號是無法使用差分布線的。差分布線方式是如何實現(xiàn)的？差分對的布線有兩點要注意，一是兩條線的長度要盡量一樣長，另一是兩線的間距(此間距由差分阻抗決定)要一直保持不變，也就是要保持平行。還要注意數(shù)字地對模擬地的噪聲干擾。例如，現(xiàn)在常用的 FR4 材質(zhì)，在幾個GHz 的頻率時的介質(zhì)損耗(dielectric loss)會對信號衰減有很大的影響，可能就不合用。PCB設計問題解答集PCB板各個層的含義本部分設定了隱藏,您已回復過了,以下是隱藏的內(nèi)容如何選擇 PCB 板材？選擇 PCB 板材必須在滿足設計需求和可量產(chǎn)性及成本中間取得平衡點。就電氣而言，要注意介電常數(shù)(dielectric constant)和介質(zhì)損在所設計的頻率是否合用。在高速設計中，如何解決信號的完整性問題？信號完整性基本上是阻抗匹配的問題。平行的方式有兩種，一為兩條線走在同一走線層(sidebyside)，一為兩條線走在上下相鄰兩層(overunder)。接收端差分線對之間可否加一匹配電阻？接收端差分線對間的匹配電阻通常會加, 其值應等于差分阻抗的值。需要平行也是因為要保持差分阻抗的一致性。晶振是模擬的正反饋振蕩電路, 要有穩(wěn)定的振蕩信號, 必須滿足loop gain 與 phase 的規(guī)范, 而這模擬信號的振蕩規(guī)范很容易受到干擾, 即使加 ground guard traces 可能也無法完全隔離干擾。但基本原則是因 EMI 所加的電阻電容或 ferrite bead, 不能造成信號的一些電氣特性不符合規(guī)范。各家 EDA公司的繞線引擎能力和約束條件的設定項目有時相差甚遠。 例如, 走線的推擠能力,過孔的推擠能力, 甚至走線對敷銅的推擠能力等等。 一般要控制的阻抗有單根線和差分對兩種情況。1在高速 PCB 設計中，信號層的空白區(qū)域可以敷銅，而多個信號層的敷銅在接地和接電源上應如何分配？一般在空白區(qū)域的敷銅絕大部分情況是接地。 例如四層板: 頂層電源層地層底層， 這時頂層走線特性阻抗的模型是以電源平面為參考平面的微帶線模型?；旧贤饧拥臏y試點(不用線上既有的穿孔(via or DIP pin)當測試點)可能加在線上或是從線上拉一小段線出來。原則上測試點越小越好(當然還要滿足測試機具的要求)分支越短越好。另外，也可以分析整個電流環(huán)路，尤其是電流較大的部分，調(diào)整地層或地線的接法，來控制電流的走法(例如，在某處制造低阻抗，讓大部分的電流從這個地方走)，降低對其它較敏感信號的影響。因應這高速高密度走線需求，盲埋孔(blind/buried vias)、mircrovias 及 buildup 制程工藝的需求也漸漸越來越多。帶狀線(stripline) Z=[60/sqrt(Er)]ln{4H/[(T+)]} 其中，H 為兩參考平面的距離，并且走線位于兩參考平面的中間。若在中間加地線，便會破壞耦合效應。除此之外，可在柔性電路板的轉折處鋪些銅皮加以補強。2電路板 DEBUG 應從那幾個方面著手？就數(shù)字電路而言，首先先依序確定三件事情： 1. 確認所有電源值的大小均達到設計所需。 這些都正常的話，芯片應該要發(fā)出第一個周期(cycle)的信號。走線間距的大小。選擇適當?shù)亩私臃绞健?在實際執(zhí)行時確實很難達到完全平行與等長，不過還是要盡量做到。 因為電感的感抗(reactance)大小與電感值和頻率有關。如 果 LC 的輸出端會有機會需要瞬間輸出大電流，則電感值太大會阻礙此大電流流經(jīng)此電感的速度，增加紋波噪聲(ripple noise)。 另外，如果這 LC 是放在開關式電源(switching regulation power)的輸出端時，還要注意此 LC 所產(chǎn)生的極點零點(pole/zero)對負反饋控制(negative feedback control)回路穩(wěn)定度的影響。盡可能選用信號斜率(slew rate)較慢的器件，以降低信號所產(chǎn)生的高頻成分。特別注意電容的頻率響應與溫度的特性是否符合設計所需。電源層比地層內(nèi)縮 20H，H 為電源層與地層之間的距離。2另一種作法是在確保數(shù)/模分開布局，且數(shù)/模信號走線相互不交叉的情況下，整個 PCB板地不做分割，數(shù)/模地都連到這個地平面上。也就是說要在布線后才能確定阻抗值?；旧?IBIS 可看成是實際芯片 I/O buffer 等效電路的電氣特性資料，一般可由 SPICE 模型轉換而得 (亦可采用
法律信息相關推薦
鄂ICP備17016276號-1