集成電路工藝課程設(shè)計報告--d觸發(fā)器工藝設(shè)計-wenkub
2023-04-07 12:40:47 本頁面
【正文】 統(tǒng)集成在一個芯片上。今天，版圖設(shè)計是在一個不斷變化的環(huán)境中進行的。 第一章 N阱硅柵CMOS電路 N阱硅柵CMOS電路CMOS工藝是在NMOS和PMOS工藝基礎(chǔ)上發(fā)展起來的。CMOS電路中既包含NMOS晶體管也包含PMOS晶體管，NMOS晶體管是做在P型硅襯底上的，而PMOS晶體管是做在N型硅襯底上的,要將兩種晶體管做在同一個硅襯底上，就需要在硅襯底上制作一塊反型區(qū)域，該區(qū)域被稱為“阱”。本設(shè)計D觸發(fā)器是由4個傳輸門和5個非門組成的。（２）當CLK由０跳變到１后，TG1截止，TG2導(dǎo)通，由此切斷了D端與主觸發(fā)器的聯(lián)系，且同時TG2將G1的輸入端和G2的輸出端連通，使主觸發(fā)器維持原態(tài)不變。如果把所有傳輸門上的控制信號CLK和 對換，那么就改成下降沿觸發(fā)。 第三章 D觸發(fā)器版圖設(shè)計它是根據(jù)電子電路的性能要求和制造工藝的水平，按照一定的規(guī)則，將電子線路圖設(shè)計成光刻掩膜版圖，這些掩模版圖包括制造集成電路所用的阱、有源區(qū)、多晶硅、P+注入、N+注入、接觸孔、通孔、多層金屬連線等工序的幾何圖形。例如，若金屬連線的寬度太窄，由于制造偏差的影響，可能導(dǎo)致金屬斷線，或者在局部過窄處形成大的電阻。另外，為了保證接觸孔位于多晶硅（或有源區(qū)）內(nèi)，應(yīng)使用多晶硅，有源區(qū)和金屬對接觸空四周都要保持一定的覆蓋。版圖設(shè)計規(guī)則通常包括兩個主要方面：①規(guī)定圖形和圖形間距的最小容許尺寸；②規(guī)定各分版間的最大允許套刻偏差。例如，增強型負載硅柵N溝道MOS型集成電路需要4塊分版,分別用以確定有源區(qū)、多晶硅、接觸孔和鋁連線。VDD（左）VDD（右）非門GT1傳輸門GT2傳輸門G1非門G2非門GT3傳輸門GT4傳輸門G3非門G4非門GNDGND D觸發(fā)器版圖布局第四章 工藝流程 N阱CMOS工藝流程原始材料是直徑為75～150毫米摻P型雜質(zhì)的硅單晶棒，電阻率ρ=10歐每次光刻都必須有一塊掩膜版，一塊集成電路需要六七次以上以至十多次的光刻，每次光刻之間都要嚴格套準，微小的差異都會影響產(chǎn)品的合格率。（2） 圖形邊緣要光潔，陡直和無毛刺。（6） 整套版子要互套精確。*LL7版，為金屬反刻版，圖形有色區(qū)域為
醫(yī)療健康相關(guān)推薦
鄂ICP備17016276號-1