freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內(nèi)容

s3c2440pll設(shè)置詳解總結(jié)版-wenkub

2023-04-07 00:34:17 本頁面
 

【正文】 USB模塊(48MHz)。但實(shí)際上,F(xiàn)CLK可以高于Fin,為了提高系統(tǒng)時(shí)鐘,需要用軟件來啟用PLL。這就需要設(shè)置CLKDIVN,MPLLCON,UPLLCON這3個(gè)寄存器。時(shí)鐘控制邏輯可以不使用PLL來減慢時(shí)鐘,并且可以由軟件連接或斷開各外設(shè)模塊的時(shí)鐘,以降低功耗。其中UPLLCON寄存器用于產(chǎn)生48MHz或96MHz,提供USB時(shí)鐘(UCLK),其輸入輸出頻率間的關(guān)系為UCLK=UPLL=(m * Fin) / (p * 2^s)其中m=(MDIV+8), p=(PDIV+2), s=SDIV。輸出48MHz和96MHz是UPLLCON使用的。即若主頻FLCK是400MHz,如果按
點(diǎn)擊復(fù)制文檔內(nèi)容
研究報(bào)告相關(guān)推薦
文庫吧 www.dybbs8.com
備案圖片鄂ICP備17016276號(hào)-1