[工學(xué)]第5章_存儲(chǔ)器系統(tǒng)-wenkub
2023-04-06 09:04:21 本頁(yè)面
【正文】 根據(jù)制造工藝不同，可分為 ROM、 PROM、 EPROM、 E2PROM等幾類(lèi)。用戶(hù)可以讀出其內(nèi)容，但再也無(wú)法改變它的內(nèi)容。由于這些特性，可擦除的 PROM芯片在 系統(tǒng)開(kāi)發(fā)、科研等領(lǐng)域 得到了廣泛的應(yīng)用。 a. 它們不能夠象 RAM芯片那樣隨機(jī)快速地寫(xiě)入 和修改，它們的 寫(xiě)入 需要一定的 條件 。 DRAM芯片 NMC4l257的容量為 256K lbit， 即它有 256K個(gè)單元，每個(gè)單元存儲(chǔ) 1位二進(jìn)制數(shù)據(jù)。 而存儲(chǔ)器的可靠性直接與構(gòu)成它的芯片有關(guān) 。 0 0 0 0 ? ? ? ? ? ?0 0 0 0 0 0 1 1 1 1 ? ? ? ? ? ?1 1 1 1 1 1 地址范圍： 15 8088在最小模式下的典型配置 8284A 地址總線(xiàn)（ 20根） READY RESET ALE A19 ~A8 AD7~AD0 地址 鎖存儲(chǔ)器 8282 （三片） DEN DT/R IO/M WR RD HOLD HLDA INTR INTA CLK 收發(fā)器 8286 （一片） 數(shù)據(jù)總線(xiàn)（ 8根） 控制總線(xiàn) READY RESET 8088 MN/MX +5V A0 ~ A19 D0 ~ D7 16 8284A 地址總線(xiàn)（ 20根） READY RESET ALE A19 ~A8 AD7~AD0 地址 鎖存儲(chǔ)器 8282 （三片） DEN DT/R IO/M WR RD HOLD HLDA INTR INTA CLK 收發(fā)器 8286 （一片） 數(shù)據(jù)總線(xiàn)（ 8根） 控制總線(xiàn) READY RESET 8088 MN/MX +5V A0 ~ A19 D0 ~ D7 存 儲(chǔ) 器 系 統(tǒng) 如何設(shè)計(jì)存儲(chǔ)器系統(tǒng)？ 17 節(jié) 18 ? 隨機(jī)存儲(chǔ)器的用處： 存放當(dāng)前運(yùn)行的程序、各種數(shù)據(jù)、中間結(jié)果、堆棧等。 19 特點(diǎn)： 只要不掉電，數(shù)據(jù)就一直保存，不丟失。它共有 28條引出線(xiàn)，包括 13根地址線(xiàn)、 8根數(shù)據(jù)線(xiàn)以及 4根控制信號(hào)線(xiàn)。 OE輸出允許信號(hào)。 以 6264為例，在全地址譯碼時(shí)， A19—A13參加地址譯碼，譯碼信號(hào)作為片選信號(hào)。 24 X X X X 1 1 1 1 1 1 1 1 1 1 1 1 1 A12 ? ? ? ? ? ? A0 0 0 1 1 1 1 1 A19 A18 A17 A16 A15 A14 A13 0 0 1 1 1 1 1 0 0 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 6264的地址范圍： 最低地址： 最高地址： 6264的地址范圍： 3E000H – 3FFFFH CS1 A19 A18 A17 A16 A15 A14 A13 1 1 amp。 1 IO/M CS2 OE D0~D7 A0 A12 RD WR D0~D7 SRAM6264 A0 A12 WE CS1 A19 A18 A17 A16 A15 A14 A13 1 1 amp。 B +5V A G2B G1 G2A C ≥1 amp。 圖 510 6264的部分地址譯碼連接圖 8088系統(tǒng) BUS CS2 OE D0~D7 A0 A12 MEMR MEMW D0~D7 SRAM6264 A0 A12 WE +5V CS1 A19 A17 A15 A14 A13 amp。 33 例題 1： 使用 SRAM6116芯片，設(shè)計(jì) 4KB的 RAM存儲(chǔ)器系統(tǒng)，其地址為 78000H78FFFH。 Y0 Y1 LS138 A13 A11 35 X X X A10 ? ? ? A0 0 1 1 1 1 0 0 0 0 A19 A18 A17 A16 A15 A14 A13A12A11 Y0： 0 1 1 1 1 0 0 0 1 A19 A18 A17 A16 A15 A14 A13A12A11 Y1： 78000H ? 787FFH X X X A10 ? ? ? A0 0 1 1 1 1 0 0 0 1 A19 A18 A17 A16 A15 A14 A13A12A11 78800H ? 78FFFH 0 1 1 1 1 0 0 0 0 A19 A18 A17 A16 A15 A14 A13A12A11 A19 A18 A17 A16 A15 A14 A12 amp。 37 四片存儲(chǔ)器的空 間分別為： 00： 00000H—3FFFFH 01： 40000H—7FFFFH 10： 80000H—BFFFFH 11： C0000H—FFFFFH A19 A18 XX XXXX XXXX XXXX A19A18 圖 514 8256連接應(yīng)用圖 MSM8256 CS D0~D7 A0 A17 MEMW MEMR D0~D7 A0 A10 OE R/W CS MEMR MSM8256 CS D0~D7 A0 A10 OE R/W CS D0~D7 A0 A17 MEMW MSM8256 A19 A18 amp。 但主要區(qū)別在地址線(xiàn)的數(shù)目不同，其他控制信 號(hào)一樣。 分別鎖存在 行地址 和 列地址鎖存寄存器中。 41 DRAM的工作過(guò)程 圖 517 DRAM2164的數(shù)據(jù)讀出時(shí)序圖 圖 518 DRAM2164的數(shù)據(jù)寫(xiě)入時(shí)序圖 行地址 列地址 有效讀出數(shù)據(jù) RAS CAS WE=1 DOUT 行地址 列地址 有效寫(xiě)入數(shù)據(jù) RAS CAS WE DIN 42 DRAM的刷新周期為 2– 8ms。常用 N*8形式描述。 四、 存儲(chǔ)器擴(kuò)展 44 （二）存儲(chǔ)器的位擴(kuò)展、字?jǐn)U展、位字?jǐn)U展 保證兩片同時(shí)選中，一次讀寫(xiě)一個(gè)字節(jié)，每一個(gè)字節(jié)的 8位分為兩個(gè) 4位，存在兩個(gè)芯片中。 48 . 若用 4K 1bit的 DRAM組成 16K?8內(nèi)存 位字?jǐn)U展 CS0 WR/RD CS1 CS2 CS3 WR/RD WR/RD WR/RD D0 D1 D7 ………….. 8片 ………….. 8片 ………….. 8片 ………….. 8片 1 組 (4K 8bit) 2 組 (4K 8bit) 3 組 (4K 8bit) 4 組 (4K 8bit) 49 ? 若用 4K 1bit的 DRAM組成 16K?8內(nèi)存 位字?jǐn)U展 例：用 2164構(gòu)成容量為 128KB的內(nèi)存。 節(jié) 50 只讀存儲(chǔ)器（ ROM） 掩模 ROM 一次性可寫(xiě) ROM 可讀寫(xiě) ROM 分 類(lèi) EPROM（ 紫外線(xiàn)擦除） E2PROM（ 電擦除） 根據(jù)制造工藝不同，可分為 ROM、 PROM、 EPROM、 E2PROM等幾類(lèi)。它共有 28條引出線(xiàn)，包括 13根地址線(xiàn)、 8根數(shù)據(jù)線(xiàn)以及 4根控制信號(hào)線(xiàn)。 OE輸出允許信號(hào)。當(dāng)對(duì)存儲(chǔ)器進(jìn)行讀操作時(shí)，接高電平。 上述存儲(chǔ)器容量不同，芯片管腳數(shù)可能不同。 ? 只有當(dāng) READY/BUSY引腳為高電平時(shí)，才可以進(jìn)行寫(xiě)操作，寫(xiě)入時(shí)間為 5—10mS，此時(shí)READY/BUSY為低電平。 1 1 D0 59 程序 1：延時(shí)等待 START： MOV AX， 3E00H MOV DS， AX MOV SI， 0000H MOV CX， 2022H AGAIN： MOV AL，
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1