20xx電子設(shè)計(jì)競(jìng)賽培訓(xùn)(第二部分)-wenkub
2023-04-06 07:15:44 本頁(yè)面
【正文】 合（查看技術(shù)原理圖符號(hào)） 內(nèi)部邏輯 的卡諾圖描述 北京中教儀裝備技術(shù)有限公司 基于 VHDL語(yǔ)言的 ISE設(shè)計(jì)流程 仿真設(shè)計(jì) 測(cè)試平臺(tái)以行為級(jí)描述為主，不使用寄存器傳輸級(jí) 的描述形式。 行為級(jí)綜合工具可以讓設(shè)計(jì)者從更加接近系統(tǒng)概念模型 的角度來(lái)設(shè)計(jì)系統(tǒng)。 在該窗口中右鍵 可以新建文件，添加已經(jīng)寫好的文件，添加文件并復(fù)制該文件到工程文件夾中。 北京中教儀裝備技術(shù)有限公司 ISE設(shè)計(jì)流程介紹 設(shè)計(jì)流程介紹 翻譯 映射 布局和布線 規(guī)劃 和預(yù)算 HDL RTL 仿真 綜合以創(chuàng)建網(wǎng)表 功能仿真 得到時(shí)序收斂 時(shí)序仿真 實(shí)現(xiàn) 創(chuàng)建代碼 / 原理圖 配置 FPGA 產(chǎn)生比特流文件 北京中教儀裝備技術(shù)有限公司 基于 VHDL語(yǔ)言的 ISE設(shè)計(jì)流程 設(shè)計(jì)內(nèi)容 該設(shè)計(jì)案例完成一個(gè)基本組合邏輯電路的設(shè)計(jì)，設(shè)計(jì) 內(nèi)容包括： 1）工程的建立； 2）新文件的生成和代碼的添加； 3）設(shè)計(jì)綜合和查看綜合結(jié)果； 4）設(shè)計(jì)仿真； 5）用戶約束的添加和設(shè)計(jì)實(shí)現(xiàn)； 6）布局布線結(jié)果的查看； 7）設(shè)計(jì)下載到 FPGA芯片 8） PROM文件的生成和下載到 PROM中 北京中教儀裝備技術(shù)有限公司 基于 VHDL語(yǔ)言的 ISE設(shè)計(jì)流程 創(chuàng)建一個(gè)新工程 1） HDL: 頂層設(shè)計(jì)使用 HDL語(yǔ)言實(shí)現(xiàn) 2） Schematic:頂層設(shè)計(jì)使用原理圖實(shí)現(xiàn) 3） EDIF:頂層設(shè)計(jì)使用電子設(shè)計(jì)交換格式 （網(wǎng)表）實(shí)現(xiàn)。 何賓 Tel： 高等教育出版社 北京中教儀裝備技術(shù)有限公司 高教社 amp。 4） NGC/NGD:頂層設(shè)計(jì)使用 NGC/NGD網(wǎng)表實(shí)現(xiàn)。 基于 VHDL語(yǔ)言的 ISE設(shè)計(jì)流程 創(chuàng)建一個(gè)新工程 北京中教儀裝備技術(shù)有限公司 該文件的實(shí)體名 新建文件的類型，不同的類型有著不同的功能和意義。同時(shí)，行為級(jí)綜合工具能讓設(shè)計(jì)者對(duì) 于最終設(shè)計(jì)電路的面積、性能、功耗以及可測(cè)性進(jìn)行很方 便地優(yōu)化。 測(cè)試向量的生成可以使用兩種方法： 1）波形文件； 2） HDL語(yǔ)言描述； 北京中教儀裝備技術(shù)有限公司 Next 基于 VHDL語(yǔ)言的 ISE設(shè)計(jì)流程 添加波形仿真文件 北京中教儀裝備技術(shù)有限公司 選擇所要仿真的VHDL文件 Next 基于 VHDL語(yǔ)言的 ISE設(shè)計(jì)流程 添加波形仿真文件 北京中教儀裝備技術(shù)有限公司 給出該波形文件的相關(guān)屬性 Finish 基于 VHDL語(yǔ)言的 ISE設(shè)計(jì)流程 添加波形仿真文件 北京中教儀裝備技術(shù)有限公司 仿真波形的設(shè)置界面：這里顯示的主要是時(shí)鐘方面的設(shè)置。 1）翻譯的主要作用是將綜合輸出的邏輯網(wǎng)表翻譯為 Xilinx特定器件的底層結(jié)構(gòu)和硬件原語(yǔ)。 Route ? 鼠標(biāo)雙擊 View/Edit Routed Design(FPGA Editor)選項(xiàng)，打開布局布線器 北京中教儀裝備技術(shù)有限公司 基于 VHDL語(yǔ)言的 ISE設(shè)計(jì)流程 查看布局布線后的結(jié)果 北京中教儀裝備技術(shù)有限公司 基于 VHDL語(yǔ)言的 ISE設(shè)計(jì)流程 查看布局布線后的結(jié)果 連線 CLB Slice,雙擊 打開內(nèi)部 結(jié)構(gòu) 北京中教儀裝備技術(shù)有限公司 基于 VHDL語(yǔ)言的 ISE設(shè)計(jì)流程 查看布局布線后的結(jié)果 觸發(fā)器 LUT 綠色表示連線 北京中教儀裝備技術(shù)有限公司 選中頂層文件 雙擊進(jìn)行實(shí)現(xiàn)操作 雙擊產(chǎn)生 .bit文件 基于 VHDL語(yǔ)言的 ISE設(shè)計(jì)流程 工程實(shí)現(xiàn)及產(chǎn)生位流文件 北京中教儀裝備技術(shù)有限公司 默認(rèn)選擇邊界掃描方式 基于 VHDL語(yǔ)言的 ISE設(shè)計(jì)流程 下載 bit文件 北京中教儀裝備技術(shù)有限公司 點(diǎn)擊 Finish出現(xiàn)以下窗口 彈出的窗口是為 Prom配置文件，這里不配置選擇 Cancel 基于 VHDL語(yǔ)言的 ISE設(shè)計(jì)流程 下載 bit文件 北京中教儀裝備技術(shù)有限公司 彈出的窗口是為芯片配置 bit文件，選擇 ，點(diǎn)擊Open 基于 VHDL語(yǔ)言的 ISE設(shè)計(jì)流程 下載 bit文件 北京中教儀裝備技術(shù)有限公司 采用默認(rèn)設(shè)置，點(diǎn)擊 ok 基于 VHDL語(yǔ)言的 ISE設(shè)計(jì)流程 下載 bit文件 北京中教儀裝備技術(shù)有限公司 右鍵 點(diǎn)擊 ok出現(xiàn)下載進(jìn)度條，下載成功后彈出： 然后進(jìn)行驗(yàn)證調(diào)試。目前， IP核已經(jīng)變成系統(tǒng) 設(shè)計(jì)的基本單元，并作為獨(dú)立設(shè)計(jì)成果被交換、轉(zhuǎn)讓和 銷售。 軟核只經(jīng)過功能仿真，需要經(jīng)過綜合以及布局布線才 能使用。 將 RTL描述結(jié)合具體標(biāo)準(zhǔn)單元庫(kù)進(jìn)行綜合優(yōu)化設(shè)計(jì)，形 成門級(jí)網(wǎng)表，再通過布局布線工具即可使用。不能修改的原因有兩個(gè)： 1）首先是系統(tǒng)設(shè)計(jì)對(duì)各個(gè)模塊的時(shí)序要求很嚴(yán)格，不 允許打亂已有的物理版圖； 2）其次是保護(hù)知識(shí)產(chǎn)權(quán)的要求，不允許設(shè)計(jì)人員對(duì)其 有任何改動(dòng)。 北京中教儀裝備技術(shù)有限公司 基于 IP核的 ISE設(shè)計(jì)流程 設(shè)計(jì)內(nèi)容 該設(shè)計(jì)案例完成一個(gè)基于 IP核乘法器的設(shè)計(jì)，設(shè)計(jì) 內(nèi)容包括： 1）工程的建立； 2） IP核的配置和生成 3）頂層文件的建立和例化代碼的添加； 4）設(shè)計(jì)綜合和查看綜合結(jié)果； 5）設(shè)計(jì)仿真； 北京中教儀裝備技術(shù)有限公司 基于 IP核的 ISE設(shè)計(jì)流程 創(chuàng)建工程 ? 打開 ISE軟件，主界面下選擇 FileNew Project… 1 北京中教儀裝備技術(shù)有限公司 基于 IP核的 ISE設(shè)計(jì)流程 創(chuàng)建工程 ? 按下面的參數(shù)配置，點(diǎn)擊 “Next”按鈕 2 北京中教儀裝備技術(shù)有限公司 基于 IP核的 ISE設(shè)計(jì)流程 創(chuàng)建工程 ? 點(diǎn)擊 ”Next”按鈕。 3 北京中教儀裝備技術(shù)有限公
公司管理相關(guān)推薦
鄂ICP備17016276號(hào)-1