20xx電子設(shè)計(jì)競(jìng)賽培訓(xùn)(第二部分)-文庫(kù)吧在線(xiàn)文庫(kù)
【正文】 開(kāi)始運(yùn)行仿真程序 7 北京中教儀裝備技術(shù)有限公司 基于 IP核的 ISE設(shè)計(jì)流程 設(shè)計(jì)仿真 ? 下面為仿真的結(jié)果，如果需要繼續(xù)流程，將Source for切換到 Implement,然后進(jìn)行引腳約束，實(shí)現(xiàn)和設(shè)計(jì) 下載和調(diào)試的過(guò)程 8 北京中教儀裝備技術(shù)有限公司 基于原理圖的 ISE設(shè)計(jì)流程 設(shè)計(jì)內(nèi)容 該設(shè)計(jì)案例完成一個(gè)基于 IP核乘法器的設(shè)計(jì)，設(shè) 計(jì)內(nèi)容包括： 1）工程的建立； 2）原理圖文件的生成 3）設(shè)計(jì)綜合和查看綜合結(jié)果； 4）設(shè)計(jì)仿真； 北京中教儀裝備技術(shù)有限公司 基于原理圖的 ISE設(shè)計(jì)流程 新建工程 ? 打開(kāi) ISE軟件，主界面下選擇 FileNew Project… 1 北京中教儀裝備技術(shù)有限公司 基于原理圖的 ISE設(shè)計(jì)流程 新建工程 ? 按下面的參數(shù)配置，點(diǎn)擊 “Next”按鈕 2 北京中教儀裝備技術(shù)有限公司 基于原理圖的 ISE設(shè)計(jì)流程 新建工程 ? 點(diǎn)擊 ”Next”按鈕。 4 改為 2022ns 北京中教儀裝備技術(shù)有限公司 基于原理圖的 ISE設(shè)計(jì)流程 設(shè)計(jì)仿真 仿照?qǐng)D設(shè)置測(cè)試波形向量，并保存波形，關(guān)閉波形。 2 北京中教儀裝備技術(shù)有限公司 基于原理圖的 ISE設(shè)計(jì)流程 新建原理圖文件 ? Source下的 Categories，選擇 Flip_Flop，在Symbols 下選擇 fd,鼠標(biāo)將符號(hào)拖到原理圖編輯界面。 8 北京中教儀裝備技術(shù)有限公司 基于 IP核的 ISE設(shè)計(jì)流程 新建頂層設(shè)計(jì)文件 ? 主界面下選擇 ProjectNew Source…. 1 2 輸入文件名，點(diǎn)擊 ”Next”按鈕。 EDA的設(shè)計(jì)用戶(hù)可以通過(guò)下面的幾種途 徑購(gòu)買(mǎi)和使用 IP模塊： （ 1） IP模塊的 RTL代碼； （ 2）未布局布線(xiàn)的網(wǎng)表級(jí) IP核； （ 3）布局布線(xiàn)后的網(wǎng)表級(jí) IP核。 北京中教儀裝備技術(shù)有限公司 基于 IP核的 ISE設(shè)計(jì)流程 IP核概念介紹（固核） 固核在 EDA設(shè)計(jì)領(lǐng)域指的是帶有平面規(guī)劃信息的網(wǎng) 表； 具體在 FPGA設(shè)計(jì)中可以看做帶有布局規(guī)劃的軟核， 通常以 RTL代碼和對(duì)應(yīng)具體工藝網(wǎng)表的混合形式提供。對(duì)于 FPGA開(kāi)發(fā)軟件，其提供的 IP核越豐富，用戶(hù)的設(shè)計(jì)就越 方便，其市場(chǎng)占用率就越高。 Route）。 行為級(jí)綜合工具可以讓設(shè)計(jì)者從更加接近系統(tǒng)概念模型 的角度來(lái)設(shè)計(jì)系統(tǒng)。 北京中教儀裝備技術(shù)有限公司 ISE設(shè)計(jì)流程介紹 設(shè)計(jì)流程介紹 翻譯 映射 布局和布線(xiàn) 規(guī)劃 和預(yù)算 HDL RTL 仿真 綜合以創(chuàng)建網(wǎng)表 功能仿真 得到時(shí)序收斂 時(shí)序仿真 實(shí)現(xiàn) 創(chuàng)建代碼 / 原理圖 配置 FPGA 產(chǎn)生比特流文件 北京中教儀裝備技術(shù)有限公司 基于 VHDL語(yǔ)言的 ISE設(shè)計(jì)流程 設(shè)計(jì)內(nèi)容 該設(shè)計(jì)案例完成一個(gè)基本組合邏輯電路的設(shè)計(jì)，設(shè)計(jì) 內(nèi)容包括： 1）工程的建立； 2）新文件的生成和代碼的添加； 3）設(shè)計(jì)綜合和查看綜合結(jié)果； 4）設(shè)計(jì)仿真； 5）用戶(hù)約束的添加和設(shè)計(jì)實(shí)現(xiàn)； 6）布局布線(xiàn)結(jié)果的查看； 7）設(shè)計(jì)下載到 FPGA芯片 8） PROM文件的生成和下載到 PROM中 北京中教儀裝備技術(shù)有限公司 基于 VHDL語(yǔ)言的 ISE設(shè)計(jì)流程 創(chuàng)建一個(gè)新工程 1） HDL: 頂層設(shè)計(jì)使用 HDL語(yǔ)言實(shí)現(xiàn) 2） Schematic:頂層設(shè)計(jì)使用原理圖實(shí)現(xiàn) 3） EDIF:頂層設(shè)計(jì)使用電子設(shè)計(jì)交換格式 （網(wǎng)表）實(shí)現(xiàn)。 4） NGC/NGD:頂層設(shè)計(jì)使用 NGC/NGD網(wǎng)表實(shí)現(xiàn)。同時(shí)，行為級(jí)綜合工具能讓設(shè)計(jì)者對(duì) 于最終設(shè)計(jì)電路的面積、性能、功耗以及可測(cè)性進(jìn)行很方 便地優(yōu)化。 1）翻譯的主要作用是將綜合輸出的邏輯網(wǎng)表翻譯為 Xilinx特定器件的底層結(jié)構(gòu)和硬件原語(yǔ)。目前， IP核已經(jīng)變成系統(tǒng) 設(shè)計(jì)的基本單元，并作為獨(dú)立設(shè)計(jì)成果被交換、轉(zhuǎn)讓和 銷(xiāo)售。 將 RTL描述結(jié)合具體標(biāo)準(zhǔn)單元庫(kù)進(jìn)行綜合優(yōu)化設(shè)計(jì)，形 成門(mén)級(jí)網(wǎng)表，再通過(guò)布局布線(xiàn)工具即可使用。 北京中教儀裝備技術(shù)有限公司 基于 IP核的 ISE設(shè)計(jì)流程 設(shè)計(jì)內(nèi)容 該設(shè)計(jì)案例完成一個(gè)基于 IP核乘法器的設(shè)計(jì)，設(shè)計(jì) 內(nèi)容包括： 1）工程的建立； 2） IP核的配置和生成 3）頂層文件的建立和例化代碼的添加； 4）設(shè)計(jì)綜合和查看綜合結(jié)果； 5）設(shè)計(jì)仿真； 北京中教儀裝備技術(shù)有限公司 基于 IP核的 ISE設(shè)計(jì)流程 創(chuàng)建工程 ? 打開(kāi) ISE軟件，主界面下選擇 FileNew Project… 1 北京中教儀裝備技術(shù)有限公司 基于 IP核的 ISE設(shè)計(jì)流程 創(chuàng)建工程 ? 按下面的參數(shù)配置，點(diǎn)擊 “Next”按鈕 2 北京中教儀裝備技術(shù)有限公司 基于 IP核的 ISE設(shè)計(jì)流程 創(chuàng)建工程 ? 點(diǎn)擊 ”Next”按鈕。 北京中教儀裝備技術(shù)有限公司 基于 IP核的 ISE設(shè)計(jì)流程 新建頂層設(shè)計(jì)文件 點(diǎn)擊 ”Next”按鈕 3 北京中教儀裝備技術(shù)有限公司 基于 IP核的 ISE設(shè)計(jì)流程 新建頂層設(shè)計(jì)文件 ? 點(diǎn)擊 ”Finish”按鈕 4 北京中教儀裝備技術(shù)有限公司 基于 IP核的 ISE設(shè)計(jì)流程 IP核例化的添加 主界面下，選擇 EditLanguage Templates. 1 北京中教儀裝備技術(shù)有限公司 基于 IP核的 ISE設(shè)計(jì)流程 IP核例化的添加 ? 選擇，并展開(kāi) CORE Generator, 選擇并展開(kāi) VHDL Component Instantiation, 點(diǎn)擊 “multiplier” 2 元件聲明語(yǔ)句 元件例化語(yǔ)句 北京中教儀裝備技術(shù)有限公司 基于 IP核的 ISE設(shè)計(jì)流程 IP核例化的添加 ? 將元件聲明和
公司管理相關(guān)推薦
鄂ICP備17016276號(hào)-1