eda課程設計--eda課程設計實驗報告-wenkub
2023-02-02 21:03:05 本頁面
【正文】 mp=11111110 THENtmp:=11111111。EVENT AND clk=39。 BEGINIF reset=39。 q:OUT STD_LOGIC_VECTOR(7 DOWNTO 0))。模塊程序如下：LIBRARY IEEE。三角波波形是對稱的，每邊呈線形變化，所以可以根據(jù)數(shù)據(jù)做簡單運算，就可以得到三角波。q=tmp。 THEN 檢測時鐘上升沿IF tmp=00000000 THEN tmp:=11111111。 THEN tmp:=11111111。END dcrs。 USE 。當復位信號為1時，當每當檢測到時鐘上升沿時，計數(shù)值減1，當減到0后賦值到最大。 END PROCESS。 遞增到最大值清零 ELSE tmp:=tmp+1。 復位信號清零ELSIF clk39。 ARCHITECTURE behave OF icrs ISBEGINPROCESS(clk,reset)VARIABLE tmp : STD_LOGIC_VECTOR(7 DOWNTO 0)。 USE 。計數(shù)值增加呈現(xiàn)線性關系，因此輸出的波形是遞增的斜波。明確每個模塊的功能以后，開始編寫各個模塊的程序。此方案設計簡便、節(jié)約制作元件和成本、控制簡便等優(yōu)點，因此作為波形函數(shù)輸出控制方式。波形函數(shù)輸出控制方式選擇利用VHDL語言寫出數(shù)據(jù)選擇器，然后每種函數(shù)發(fā)生器的輸出和數(shù)據(jù)選擇器輸入相連接，通過控制開關選擇對應的波形輸出。由此可確定系統(tǒng)的總體原理框圖為：波形發(fā)生模塊時鐘clk復位reset波形輸出選擇模塊三、方案選擇波形函數(shù)發(fā)生方案對比選擇波形函數(shù)發(fā)生是本設計的最重要的部分，實現(xiàn)函數(shù)發(fā)生的途徑也有很多，因此必須選擇一種易于實現(xiàn)且精度高的方案，以此來提高本設計的實用性。本設計是一個基于VHDL的采用自頂向下設計方法實現(xiàn)的信號發(fā)生器，該設計方法具有外圍電路簡單，程序修改靈活和調試容易等特點，并通過計算機仿真證明了設計的正確性。EDA課程設計實驗報告 裝訂線EDA課程設計實驗報告學 院 信息工程學院專 業(yè) 通信工程 學 號 姓 名 任課教師 2013年 10 月30 日一、FPGA簡介隨著基于FPGA的EDA技術的發(fā)展和應用領域的擴大與深入，EDA技術在電子信息、通信、自動控制及計算機等領域的重要性日益突出。二、題目分析要求設計一個函數(shù)發(fā)生器，該函數(shù)發(fā)生器能夠產生遞增斜波、遞減斜波、方波、三角波、正弦波、及階梯波，并且可以通過選擇開關選擇相應的波形輸出；系統(tǒng)具有復位的功能；通過按鍵確定輸出的波形及確定是否輸出波形。本信號發(fā)生器利用在系統(tǒng)編程技術和FPGA芯片產生。方案二完全可以得到方案一的設計要求，而且只需一個D/A轉換器就可以。四、系統(tǒng)細化框圖通過以上各個模塊的分析最終確定函數(shù)信號發(fā)生器系統(tǒng)的最終整體的原理框圖為：波形選擇模塊遞增斜波模塊遞減斜波模塊三角波模塊階梯波模塊正弦波模塊方波模塊時鐘clk復位reset波形選擇開關D/A轉換器系統(tǒng)時鐘輸入后，通過復位開關選擇是否產生波形，當各個模塊產生相應的信號波形后，通過波形選擇模塊波形選擇開關選澤輸出不同的波形，再通過D/A轉換器轉換，就可以把數(shù)字信號（由FPGA輸出）變成了相應模擬的信號波形。遞增斜波模塊遞增斜波icrs的VHDL程序如附錄所示，其中clk是輸入時鐘端口，reset為輸入復位端口，q為八位二進制輸出端口。從仿真波形圖也能看出這種變化規(guī)律。 ENTITY icrs IS PORT(clk,reset: IN STD_LOGIC。BEGINIF reset=39。EVENT AND clk=39。 遞增運算 END IF。 END behave。計數(shù)值減少呈現(xiàn)線性關系，因此輸出的波形是遞減的斜波。USE 。ARCHITECTURE behave OF dcrs ISBEGINPROCESS(clk,reset)VARIABLE tmp:STD_LOGIC_VECTOR(7 DOWNTO 0)。 復位信號置最大值ELSIF clk39。
高考資料相關推薦
鄂ICP備17016276號-1