用modelsim作功能仿真8-wenkub
2022-10-28 13:59:19 本頁(yè)面
【正文】 以 Foundation為例 ： ? Foundation所產(chǎn)生的 list不包含 time delay的數(shù)據(jù)，有一個(gè) TIMING數(shù)據(jù)。大家可通過例子來練習(xí)使用 ModelSim ? 還有一些較深入的問題，例如： 用 VITAL仿真模型支持 VHDL 布局布線后仿真；用 Tcl 去定制 ModelSim圖形用戶界面；用 Tcl 去自動(dòng)生成測(cè)試矢量；用性能分析去減少仿真時(shí)間；用測(cè)試矢量分析 HDL 代碼覆蓋率； 以及 ；源代碼編寫中的語(yǔ)言模板和助手；數(shù)據(jù)流窗口中的信號(hào)探察 …… 等等 ， 還有待于進(jìn)一步的探討 。 ?做時(shí)序仿真，要編譯 ，以及 ?加載測(cè)試文件 用 ModelSim作時(shí)序仿真（ 5） 時(shí)序仿真的容易遇到的問題： 以 Xilinx公司的為例 ： ?GSR信號(hào)產(chǎn)生的影響（可以通過改變輸入信號(hào)時(shí)延來解決） ?D觸發(fā)器的 setup time不足（可以通過分析 SDF文件來追究錯(cuò)誤所在） 關(guān)于 ? ModelSim使用 ASCII文件 , 由用戶控制 ? 在 ModelSim的 安裝目錄一個(gè)缺省文件被提供 ? 存有初始信息 庫(kù)定位 啟動(dòng)文件的定位 ModelSim其他缺省設(shè)定 [Library]：邏輯上的 LIBRARY與實(shí)際硬盤驅(qū)動(dòng)目錄的連接 [v]： COMPILE時(shí)的一些選項(xiàng)的默認(rèn)值， 0=OFF， 1=ON [vsim]：仿真時(shí)參數(shù)的設(shè)定 ? ，故編譯庫(kù)文件時(shí)應(yīng)該將只讀屬性去掉。 r前面的時(shí)間單位表達(dá)式必須放在大括號(hào)里 用 ModelSim作功能仿真（ 24） 5 ? 執(zhí)行仿真 仿真器激勵(lì) .do文件 ? 自動(dòng)完成仿真步驟的宏文件 – 庫(kù)設(shè)置 – 編譯 – 仿真 – 強(qiáng)制仿真激勵(lì) ? 能在所有的 ModelSim 模式里被調(diào)用 – UI) Macro Execute – COM) do filename.do ? 能調(diào)用其他的 DO文件 用 ModelSim作功能仿真（ 25） 5 ? 執(zhí)行仿真 仿真器激勵(lì) .do文件舉例 cd c:\mydir vlib work v vsim counter view * add wave /* add list /* do add wave /clk add wave /clr add wave /load add wave hex /data add wave /q force /clk 0 0, 1 50 repeat 100 force /clr 0 0,
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1