[工學]第8講常用組合邏輯功能器件-wenkub
2022-10-28 13:35:26 本頁面
【正文】 + 464 1 340 自然丟失 可見這兩種計算方法的結果相同 。 解：有兩種計算方法： ① 做減法 52=3 ② 做加法 (加補碼 ) 在此 3位十進制數(shù)字系統(tǒng)中 ， 1000是最大的數(shù) ， 稱為模 。 ② 倒撥： 68=2,然后再求出 (2)的補碼 (+10)就是結果了 。 當我們將 (4)的補碼 (+8)求出后 ， 就可以變 104為10+8了 。 在 時鐘 的數(shù) 字系 統(tǒng)中 ， 12 是最 大的 數(shù) ， 稱為“ 模 ” (mod)。 當二進制負數(shù)采用補碼形式時 (在有限位數(shù)的條件下 )， 就可以將減法運算轉(zhuǎn)為加法運算 ， 即 AB=A+(B)A+B*， 式中 B*為 (B)的補碼 。前面論述的自然二進制碼稱為原碼 ， 二進制正數(shù)的原碼 、 反碼和補碼都相同；二進制負數(shù)的反碼就是將原碼中的各位取反 ， 補碼就是反碼加 1。 超前進位加法器廣泛應用于高速數(shù)字計算機 、 數(shù)據(jù)處理系統(tǒng)和控制系統(tǒng) 。 這種方式的優(yōu)點是電路簡單 ， 缺點是速度較慢 。 2位串行進位加法器的接線如圖 。 常用的有雙全加器 、 四位全加器等 。數(shù)字電子技術基礎 第 8 講 主講 孫霞 安徽理工大學電氣工程系 第四章 常用組合邏輯功能器件 集成全加器 編碼器 譯碼器 數(shù)據(jù)分配器與數(shù)據(jù)選擇器 數(shù)字比較器 集成全加器 全加器 (Full adder)除了可用作二進制數(shù)的加法運算外 ， 還可應用在其它方面 。 雙全加器國產(chǎn)型號有很多 ， 例如 ， TTL型的 CT54LS183， CMOS型的 CC661等等 。 圖 雙全加器的 CT54LS183引腳圖 1 2 3 4 5 6 714 13 12 11 10 9 8AiBiCi 1SiCiSiCiAiBiCi 11 Ai1 Bi1 Ci 11 Ci1 SiG N DVCC2Ai2Bi2Ci 12Ci2SiΣΣ圖 2位串行進位加法器 1 2 3 4 5 6 714 13 12 11 10 9 8AiBiCi 1SiCiSiCiAiBiCi 11 Ai1 Bi1 Ci 11 Ci1 SiG N DVCC2Ai2Bi2Ci 12Ci2SiΣΣ 多位二進制數(shù)加法器 如果要進行多位數(shù)相加 ， 例如 ， 有兩個 4位二進制數(shù) A3A2A1A0和 B3B2B1B0相加 ， 可以利用兩片雙全加器或一片 4位全加器組成 4位串行進位加法器 ， 其原理圖如圖 。 如果要提高運算速度 ， 可以采用 “ 超前進位 ” 加法器 。 多位二進制數(shù)減法器 為簡化系統(tǒng)結構 ， 在機器中一般不另外設置減法器 ， 而是利用 “ 加補碼 ” 的方法 ， 使加法器實現(xiàn)減法運算 。 我們知道減去某個數(shù) ， 等于加上這個負數(shù) 。下面通過幾個求補碼的例子來幫助理解 “ 減某數(shù) ” 就等于 “ 加某數(shù)的補碼 ” 。 (4)與 (+8)對模 12互為補數(shù) ， 或稱 (4)的 12的補碼是 12+(4)+8。 上面討論的是被減數(shù)大于減數(shù)的情況 。 例 求 10的補碼 。 我們先求出 (2)的 10的補碼為 103+(2)10002=+998 自然丟失 5 + 998 1 003 然后做加法 (這里最大的數(shù) 1000自然丟失 。 由此可推廣到 n位十進制數(shù)字系統(tǒng)中 ， 變減法為加法的條件是在 ≤10n的有限位數(shù)內(nèi) ， 求 (x)的 10的補碼的一般式為 10n+(x)=10nx 式中 ， n為此數(shù)字系統(tǒng)中的最大位數(shù) 1。 ) 同理 ， 對于 n位二進制數(shù)字系統(tǒng) ， 變減法為加法的條件是在 ≤2+n的有限位數(shù)內(nèi) ， 求 (x)的補碼的一般式為 2n+(x)2nx 式中 ， n為此數(shù)字系統(tǒng)中的最大位數(shù) 1。 不難分析 ， 當 A≥B時 ， 得到的和數(shù)是原碼 ， 當 AB時 ， 得到的是和數(shù)的補碼 。 如果要進行多位數(shù)相減 ， 例如 ， 有兩個 4位二進制數(shù) A3A2A1A0和 B3B2B1B0相減 ， 可以將
教學課件相關推薦
鄂ICP備17016276號-1