用modelsim作功能仿真8(存儲(chǔ)版)
【正文】 on action when {b=1 and c/=0} 與 VHDL信號(hào)和 Verilog 線網(wǎng)和寄存器一起使用 也可用 bp 命令： bp file_name line {if{$now/=100}then{cont}} 用 ModelSim作時(shí)序仿真 ?時(shí)序仿真的含義 ?時(shí)序仿真的實(shí)現(xiàn)方法 ?其他問(wèn)題 用 ModelSim作時(shí)序仿真（ 1） 時(shí)序仿真的含義： ?布局布線后進(jìn)行的后仿真 ?包含有延時(shí)信息 ?仿真結(jié)果可能與功能仿真不相同 ?除功能仿真時(shí)需要的文件以外，還需要網(wǎng)表文件（如 ）和包含延時(shí)信息的文件（ ） 用 ModelSim作時(shí)序仿真（ 2） 時(shí)序仿真的實(shí)現(xiàn)方法： 編譯 Xilinx公司的庫(kù)文件： ?先將 ?將 Xilinx公司元件庫(kù)的腳本文件 COPY到 modelsim的安裝目錄下 ?在 main窗口運(yùn)行： MODELSIM source path_to_script/ 這里的路徑一定要用 /來(lái)表示，比如 e:/tools/xilinx ?看到彈出對(duì)話框后，選擇相應(yīng)的選項(xiàng)，進(jìn)行庫(kù)的編譯 用 ModelSim作時(shí)序仿真（ 3） 時(shí)序仿真的實(shí)現(xiàn)方法： ? unisim庫(kù)是用來(lái)對(duì) ISE中畫(huà)的電路圖進(jìn)行前仿真時(shí)用的。大家可通過(guò)例子來(lái)練習(xí)使用 ModelSim ? 還有一些較深入的問(wèn)題，例如： 用 VITAL仿真模型支持 VHDL 布局布線后仿真；用 Tcl 去定制 ModelSim圖形用戶界面；用 Tcl 去自動(dòng)生成測(cè)試矢量；用性能分析去減少仿真時(shí)間；用測(cè)試矢量分析 HDL 代碼覆蓋率； 以及 ；源代碼編寫(xiě)中的語(yǔ)言模板和助手；數(shù)據(jù)流窗口中的信號(hào)探察 …… 等等 ， 還有待于進(jìn)一步的探討 。用 ModelSim作功能仿真（ 8） 3 ? 編譯源代碼 (Verilog) ? UI) Design Compile ? Cmd) vlog work library_name file1.v file2.v – 文件按出現(xiàn)的順序被編譯 – 文件的順序或者編輯的順序不重要 ? 支持增量式編譯 (只有被改動(dòng)的設(shè)計(jì)單元被編譯） ? 缺省編譯到 work庫(kù) – 例如 . vlog 用 ModelSim作功能仿真（ 9） 3 ? 編譯源代碼 點(diǎn)亮一個(gè)或多個(gè)文件并點(diǎn)擊 Compile 用 ModelSim作功能仿真（ 10） 3 ? 編譯源代碼 錯(cuò)誤信息 錯(cuò)誤信息在 Main 窗口顯示 在信息上雙擊，引起錯(cuò)誤的代碼在 Source 窗口被點(diǎn)亮 用 ModelSim作功
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1